本實用新型涉及電路設計，具體地，涉及一種基于千兆以太網的多通道信號采集傳輸電路系統(tǒng)。

背景技術：

在一些對于信號采集頻率要求不是很高(采集頻率小于MHZ的范圍)的領域如聲學、電能質量監(jiān)控、海底石油探測、橋梁橋墩監(jiān)控等應用領域中，經常會需要對大量的模擬信號通道進行同步采樣的工作。能否設計出一種應用領域廣泛，采樣通道、精度、采樣速率設置靈活而又遠程監(jiān)控方便的信號采集傳輸電路系統(tǒng)將會對整個科研項目進程起到決定性的作用。

為了實現對大量的模擬信號通道進行同步不間斷采樣的采樣需求，解決常用的多通道信號采集傳輸電路系統(tǒng)重復性設計給資源造成的浪費問題，縮短多通道信號采集傳輸電路的設計時間，使其適用于多種不同信號采集工作場合。因此需要設計一種基于千兆以太網的多通道信號采集傳輸電路系統(tǒng)。

技術實現要素：

針對現有技術中的缺陷，本實用新型的目的是提供一種基于千兆以太網的多通道信號采集傳輸電路系統(tǒng)。

根據本實用新型提供的基于千兆以太網的多通道信號采集傳輸電路系統(tǒng)，包括FPGA芯片、AD采集系統(tǒng)、信號調理系統(tǒng)、FPGA配置系統(tǒng)、千兆以太網單模光纖收發(fā)器、電源模塊、AD采集時鐘配置模塊、看門狗模塊以及功能擴展預留接口模塊；

其中，所述AD采集系統(tǒng)、所述FPGA配置系統(tǒng)、所述千兆以太網單模光纖收發(fā)器、AD采集時鐘配置模塊、看門狗模塊以及功能擴展預留接口模塊連接所述FPGA芯片；

所述信號調理系統(tǒng)連接所述AD采集系統(tǒng)；所述AD采集系統(tǒng)連接所述AD采集時鐘配置模塊；

所述電源模塊向FPGA芯片、AD采集系統(tǒng)、信號調理系統(tǒng)、FPGA配置系統(tǒng)、千兆以太網單模光纖收發(fā)器、AD采集時鐘配置模塊、看門狗模塊以及功能擴展預留接口模塊提供電能。

優(yōu)選地，AD采集系統(tǒng)包括多片八通道差分采樣的AD轉換芯片；

所述AD轉換芯片連接在FPGA芯片和所述信號調理系統(tǒng)之間。

優(yōu)選地，所述的信號調理系統(tǒng)包括多組差分信號調理芯片；每組8個差分信號調理芯片構成8通道差分信號采集調理模塊；

所述8通道差分信號采集調理模塊連接所述AD轉換芯片。

優(yōu)選地，所述AD轉換芯片采用TI公司24位型號為ADS1278的模數轉換芯片，AD轉換芯片通過SPI接口連接FPGA芯片。

優(yōu)選地，所述8通道差分信號采集調理模塊采用型號為THS4524的全差分運放芯片。

優(yōu)選地，所述的FPGA配置系統(tǒng)包括50MHz時鐘、125MHz時鐘、FLASH芯片以及JTAG調試模塊；

其中，所述50MHz時鐘、所述125MHz時鐘、所述FLASH芯片以及所述JTAG調試模塊連接所述FPGA芯片。

優(yōu)選地，所述的AD采集時鐘配置模塊包括相連的AD采樣時鐘晶振芯片和時鐘驅動芯片；

所述時鐘驅動芯片連接FPGA芯片。

優(yōu)選地，功能擴展預留接口模塊包括板卡ID號模塊、采樣時刻外部控制信號接口模塊以及FPGA輸出控制引腳接口模塊；

其中，板卡ID號模塊、采樣時刻外部控制信號接口模塊以及FPGA輸出控制引腳接口模塊連接FPGA芯片。

與現有技術相比，本實用新型具有如下的有益效果：

1、靈活性，本實用新型采樣率，采樣通道數等參數可以通過遠程計算機通過以太網設置；

2、通用性，本實用新型信號采集頻率可調整，可應用于低頻的聲吶探測、電磁成像領域；板卡可以實現級聯，可實現更多數量級的通道數據采集監(jiān)控；

3、成本低，本實用新型通過模塊化設計，提高可復用特性，減少重復性設計給科研、生產帶來的成本；

4、可維護性，本實用新型結構簡單，由于采用大規(guī)模集成芯片，簡化了系統(tǒng)設計，可維護性較高。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本實用新型的其它特征、目的和優(yōu)點將會變得更明顯：

圖1為本實用新型的結構示意圖；

圖2為本實用新型中AD轉換芯片和8通道差分信號采集調理模塊的連接示意圖；

圖3為本實用新型中功能擴展預留接口模塊的結構示意圖。

具體實施方式

下面結合具體實施例對本實用新型進行詳細說明。以下實施例將有助于本領域的技術人員進一步理解本實用新型，但不以任何形式限制本實用新型。應當指出的是，對本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進。這些都屬于本實用新型的保護范圍。

在本實施例中，本實用新型提供的基于千兆以太網的多通道信號采集傳輸電路系統(tǒng)，包括FPGA芯片1、AD采集系統(tǒng)2、信號調理系統(tǒng)3、FPGA配置系統(tǒng)4、千兆以太網單模光纖收發(fā)器5以及電源模塊6、AD采集時鐘配置模塊7、看門狗模塊8以及功能擴展預留接口模塊9；

其中，所述AD采集系統(tǒng)2、所述FPGA配置系統(tǒng)4、所述千兆以太網單模光纖收發(fā)器5、AD采集時鐘配置模塊7、看門狗模塊8以及功能擴展預留接口模塊9連接所述FPGA芯片1；

所述信號調理系統(tǒng)3連接所述AD采集系統(tǒng)2；所述AD采集系統(tǒng)2連接所述AD采集時鐘配置模塊7；

所述電源模塊6向FPGA芯片1、AD采集系統(tǒng)2、信號調理系統(tǒng)3、FPGA配置系統(tǒng)4、千兆以太網單模光纖收發(fā)器5、AD采集時鐘配置模塊7、看門狗模塊8以及功能擴展預留接口模塊9提供電能。

所述的FPGA芯片1為內部集成了MAC和Rocket I/O GTP/GTX收發(fā)器硬核的FPGA系列芯片。

AD采集系統(tǒng)2包括多片八通道差分采樣的AD轉換芯片21；所述AD轉換芯片21連接在FPGA芯片1和所述信號調理系統(tǒng)3之間。

所述AD轉換芯片21的數量為18片，AD轉換芯片21將轉換的數字采樣信號送給FPGA芯片，其采樣過程受FPGA芯片1控制，其輸入的八通道的差分模擬信號來自模塊31中的八塊差分信號調理芯片輸出的信號。

所述的信號調理系統(tǒng)3包括多組差分信號調理芯片；每組8個差分信號調理芯片構成8通道差分信號采集調理模塊31；

所述8通道差分信號采集調理模塊31連接所述AD轉換芯片21。

在本實施例中，所述的信號調理模塊系統(tǒng)3包括144塊差分信號調理芯片及相關電路，其中每八個差分信號調理芯片的構成的8通道差分信號采集調理模塊31，信號調理模塊系統(tǒng)3也包括18個8通道差分信號采集調理模塊31構成，每個8通道差分信號采集調理模塊31輸出的八通道差分信號接入AD轉換芯片21。

所述AD轉換芯片21采用TI公司24位型號為ADS1278的模數轉換芯片，AD轉換芯片21通過SPI接口連接FPGA芯片1。

所述8通道差分信號采集調理模塊31采用型號為THS4524的全差分運放芯片，其將全差分信號驅動放大之后送給AD轉換芯片21。

所述的FPGA配置系統(tǒng)4包括50MHz時鐘、125MHz時鐘、FLASH芯片以及JTAG調試模塊；其中，所述50MHz時鐘、所述125MHz時鐘、所述FLASH芯片以及所述JTAG調試模塊連接所述FPGA芯片1；

50MHz時鐘用于系統(tǒng)邏輯工作時鐘，125MHz時鐘用于FPGA內部收發(fā)器硬核工作時鐘125MHz時鐘，FLASH芯片用于FPGA上電程序加。

所述的電源模塊6包括外部接入的5V模擬電壓信號，經過穩(wěn)壓電源芯片處理之后的為本實用新型供電的5V電壓信號；為本實用新型供電的5V電壓信號經過電源轉換芯片轉換為3.3V系統(tǒng)供電電壓信號；3.3V系統(tǒng)供電電壓信號再經過一系列電源轉換芯片轉換為2.5V、1.8V、1.2V、1.0V的系統(tǒng)供電電壓信號。以上5V、3.3V、2.5V、1.8V、1.2V、1.0V為系統(tǒng)中需要相應工作電壓的模塊及芯片提供電源。

所述的AD采集時鐘配置模塊7包括相連的AD采樣時鐘晶振芯片72和時鐘驅動芯片71；所述時鐘驅動芯片71連接FPGA芯片1；

AD采樣時鐘晶振芯片72用于提供基準的AD采樣頻率時鐘信號，時鐘驅動芯片71將基準的AD采樣頻率時鐘信號驅動之后提供給18片AD轉換芯片21和FPGA芯片1，為本實用新型提供采樣同步時鐘。

功能擴展預留接口模塊9包括板卡ID號模塊91、采樣時刻外部控制信號接口模塊92以及FPGA輸出控制引腳接口模塊93；

其中，板卡ID號模塊91、采樣時刻外部控制信號接口模塊92以及FPGA輸出控制引腳接口模塊93連接FPGA芯片1。

板卡ID號模塊91為本實用新型提供此電路系統(tǒng)的電路板的板卡號，以方便區(qū)分不同的電路板的板卡號，為系統(tǒng)電路板卡的級聯提供的方便，板卡ID號模塊91可以采用撥碼開關、也可以采用上拉下拉電阻給FPGA芯片提供高低電平的信號等多種方式。采樣時刻外部控制信號接口模塊92可以人為引入采樣時刻信號，通知FPGA芯片進行采樣。FPGA輸出控制引腳接口模塊93為本實用新型的功能擴展提供了需要的控制信號。

本實用新型為了實現對海底聲納探測陣中大量的換能器進行同步采集傳輸，并將通過單模光纖接收顯控臺控制指令和發(fā)送采集的聲納信號數據。采集傳輸模塊通過光纖以太網接收顯控臺發(fā)送的控制參數(采樣時刻、采樣通道等命令)；通過光纖以太網上傳AD采集的數據、板卡ID號及控制參數等數據到顯控臺。單千兆以太網單模光纖收發(fā)器選擇千兆傳輸速率的SFP光接口模塊。AD采樣時鐘晶振芯片72選擇15.728MHZ晶振，時鐘驅動芯片71采用型號為IDT74FCT3807的芯片，看門狗芯片采用型號為SM706的芯片，差分信號調理芯片采用TI公司的型號為THS4524差分信號驅動芯片，所述的ADC轉換芯片21采用型號為ADS1278的芯片，采用24bit采樣精度，8通道的ADC轉換芯片，該ADC轉換芯片無需外部電壓基準，高速模式下采樣率最高為120k，采用SPI方式與FPGA芯片接口，單根輸出線串行輸出8通道轉換數據，采樣率由外部的時鐘15.728MHZ確定，采樣時鐘和串行時鐘可用同一個時鐘。集成18片ADS1278模數轉換芯片實現144路差分信號的同步采集，為了實現同步采集，所用ADS1278共用同一個時鐘芯片，為了增加時鐘的驅動能力，加入了時鐘驅動器IDT74FCT3807將15.728MHZ分為九個同步時鐘通道，分別給予ADS1278芯片。每個ADC轉換芯片21的控制線分別使用不同的FPGA的I/O口進行控制，可以實現獨立工作。144采樣通道以120KHz的采樣速率、每通道24bit，單模光纖收發(fā)器上傳數據采用千兆以太網傳輸，即傳輸模塊讀取采集模塊的速率不小于415Mbit/s(120KHz*144*24bit≈415Mbit/s)。傳輸模塊的上行接口采用兩層協(xié)議的光纖千兆以太網，理論能達到的傳輸速率為800Mb/s。

本實用新型通過FPGA芯片能夠實現對集成了多通道的AD采集系統(tǒng)2的通道選擇、采樣速率等指標的控制；通過千兆以太網光纖收發(fā)器5可實現同上位機的通信，將采集的數據打包送到上位機進行數據處理，將上位機對采樣通道、采樣速率的控制參數通過光纖以太網下發(fā)；通過預留功能擴展接口模塊9可進一步實現系統(tǒng)級聯以及其他控制功能。

本實用新型同市面上的一些信號采集儀器相比，本實用新型的信號采集位寬最高可達24bit，采集通道數量更多，單塊電路板最多可到達144通道，144通道同時采集最高采集頻率可高達120KHZ；采集頻率如果想進一步提高，可以通過減少采樣位寬(降低采樣精度)實現，靈活性高；另外本實用新型的造價也遠遠低于NI等采集儀器，本實用新型采用光纖千兆以太網進行數據的傳輸，可以實現對采樣數據的遠程監(jiān)控。在一些對模擬物理量進行大量采集的工作中，如海底聲納探測傳感器、橋梁震動檢測、海底石油探測、光纖傳感器探測等應用領域，發(fā)明具有更好的兼容性。

以上對本實用新型的具體實施例進行了描述。需要理解的是，本實用新型并不局限于上述特定實施方式，本領域技術人員可以在權利要求的范圍內做出各種變形或修改，這并不影響本實用新型的實質內容。