測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型涉及一種測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，包括硬件看門狗裝置、同步加法計(jì)數(shù)裝置和反相裝置，硬件看門狗裝置連接同步加法計(jì)數(shù)裝置，并用于連接測(cè)繪儀器設(shè)備的主控CPU，同步加法計(jì)數(shù)裝置連接反相器裝置，反相裝置用于連接主控CPU。通過同步加法計(jì)數(shù)裝置將硬件看門狗裝置的超時(shí)周期時(shí)間增長，并通過反相裝置將信號(hào)反相，以達(dá)到增加硬件看門狗超時(shí)周期時(shí)間的目的，從而使得硬件看門狗技術(shù)可應(yīng)用于測(cè)繪儀器設(shè)備，提高了測(cè)繪儀器設(shè)備的穩(wěn)定性。
【專利說明】
測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及測(cè)繪儀器設(shè)備技術(shù)領(lǐng)域，特別是涉及一種測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)。
【背景技術(shù)】
[0002]隨著科技的不斷發(fā)展，CPU的技術(shù)與制造工藝的日益成熟，CPU以其強(qiáng)大的集成度與處理能力廣泛的應(yīng)用于工業(yè)、商業(yè)等領(lǐng)域;雖然CPU自身抗干擾能力有所提升，但在一些條件較為惡劣、電磁干擾較強(qiáng)的場(chǎng)合，以及程序設(shè)計(jì)存在BUG的情況下，導(dǎo)致CPU程序跑飛或處于假死狀態(tài)，造成產(chǎn)品的系統(tǒng)不能正常工作，業(yè)中內(nèi)常用看門狗技術(shù)解決該問題。硬件看門狗主體部分其實(shí)是一個(gè)定時(shí)器，并由被監(jiān)控的CPU提供周期性的信號(hào)(俗稱“喂狗”)，對(duì)看門狗進(jìn)行清零(俗稱“清狗”)。若CHJ運(yùn)行正常時(shí)，CPU可正常進(jìn)行定時(shí)“喂狗”，硬件看門狗的內(nèi)部定時(shí)器不會(huì)溢出；若CPU運(yùn)行異常時(shí)，則無法按時(shí)“喂狗”，使得看門狗內(nèi)部的定時(shí)器不斷累加溢出，從而輸出一個(gè)復(fù)位信號(hào)，迫使系統(tǒng)自動(dòng)復(fù)位，并重新運(yùn)行。
[0003]測(cè)繪儀器設(shè)備從傳統(tǒng)的測(cè)量應(yīng)用開始向各行各業(yè)的領(lǐng)域?qū)W習(xí)，其功能也擴(kuò)展至包含基準(zhǔn)站、移動(dòng)站、靜態(tài)，并支持移動(dòng)數(shù)據(jù)網(wǎng)絡(luò)、有線網(wǎng)絡(luò)、藍(lán)牙、W1-F1、數(shù)傳電臺(tái)等網(wǎng)絡(luò)通信模式，以及支持各類傳感器接入。測(cè)繪儀器設(shè)備的系統(tǒng)越來越龐大，智能化程度越來越高，其軟硬件存在風(fēng)險(xiǎn)性也越來越大。而傳統(tǒng)的因看門狗芯片超時(shí)周期一般為200ms?6s，無法滿足對(duì)超時(shí)周期達(dá)40s左右的產(chǎn)品。因此目前在線監(jiān)測(cè)類的測(cè)量?jī)x器還未加入硬件看門狗技術(shù)，其龐大的系統(tǒng)及復(fù)雜的功能設(shè)計(jì)，再加上在線監(jiān)測(cè)的測(cè)量?jī)x器設(shè)備都位于條件十分惡劣，且無人值守的荒郊野外，甚至有些監(jiān)測(cè)點(diǎn)在荒無人煙的海島礁上，使得測(cè)繪儀器設(shè)備的穩(wěn)定性差。
【實(shí)用新型內(nèi)容】
[0004]基于此，有必要針對(duì)上述問題，提供一種可提高測(cè)繪儀器設(shè)備穩(wěn)定性的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)。
[0005]—種測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，包括硬件看門狗裝置、同步加法計(jì)數(shù)裝置和反相裝置，
[0006]所述硬件看門狗裝置連接所述同步加法計(jì)數(shù)裝置，并用于連接測(cè)繪儀器設(shè)備的主控CPU，所述同步加法計(jì)數(shù)裝置連接所述反相器裝置，所述反相裝置用于連接所述主控CPU;
[0007]所述硬件看門狗裝置接收所述主控CPU輸出的喂狗信號(hào)，輸出周期性信號(hào)至所述同步加法計(jì)數(shù)裝置;所述同步加法計(jì)數(shù)裝置輸出高電平脈沖信號(hào)至所述反相裝置，所述反相裝置輸出低電平復(fù)位信號(hào)至所述主控CPU。
[0008]上述測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，硬件看門狗裝置接收主控CPU輸出的喂狗信號(hào)，并在超過預(yù)設(shè)時(shí)長未接收到喂狗信號(hào)時(shí)輸出周期性信號(hào)至同步加法計(jì)數(shù)裝置。同步加法計(jì)數(shù)裝置根據(jù)接收的周期性信號(hào)進(jìn)行累加達(dá)到預(yù)設(shè)閾值時(shí)輸出高電平脈沖信號(hào)至反相裝置，反相裝置輸出低電平復(fù)位信號(hào)至主控CPU，使主控CPU進(jìn)行復(fù)位操作。通過同步加法計(jì)數(shù)裝置將硬件看門狗裝置的超時(shí)周期時(shí)間增長，并通過反相裝置將信號(hào)反相，以達(dá)到增加硬件看門狗超時(shí)周期時(shí)間的目的，從而使得硬件看門狗技術(shù)可應(yīng)用于測(cè)繪儀器設(shè)備，提高了測(cè)繪儀器設(shè)備的穩(wěn)定性。
【附圖說明】
[0009]圖1為一實(shí)施例中測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)的結(jié)構(gòu)圖；
[0010]圖2為一實(shí)施例中硬件看門狗裝置和同步加法計(jì)數(shù)裝置的原理圖；
[0011]圖3為一實(shí)施例中硬件看門狗芯片的寄存器值配置示意圖；
[0012]圖4為一實(shí)施例中N位二進(jìn)制同步加法計(jì)數(shù)器的工作示意圖；
[0013]圖5為一實(shí)施例中反相裝置和時(shí)基電路裝置的原理圖。
【具體實(shí)施方式】
[0014]—種測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，如圖1所示，包括硬件看門狗裝置110、同步加法計(jì)數(shù)裝置120和反相裝置130。測(cè)繪儀器設(shè)備可以是監(jiān)測(cè)型GNSS接收機(jī)等，測(cè)繪儀器設(shè)備具體可包括主控CPU 210和主控系統(tǒng)電源220，主控系統(tǒng)電源220連接主控CPU 210。
[0015]硬件看門狗裝置110連接同步加法計(jì)數(shù)裝置120，并用于連接測(cè)繪儀器設(shè)備的主控CPU 210，同步加法計(jì)數(shù)裝置120連接反相器裝置130，反相裝置130用于連接主控CPU 210。硬件看門狗裝置110接收主控CPU 210輸出的喂狗信號(hào)，輸出周期性信號(hào)至同步加法計(jì)數(shù)裝置120;同步加法計(jì)數(shù)裝置120輸出高電平脈沖信號(hào)至反相裝置130，反相裝置130輸出低電平復(fù)位信號(hào)至主控CPU 210。
[0016]具體地，可通過主控CPU 210對(duì)硬件看門狗裝置110進(jìn)行基準(zhǔn)時(shí)間的設(shè)置，并開啟硬件看門狗功能。主控CPU 210運(yùn)行正常時(shí)輸出喂狗信號(hào)，對(duì)硬件看門狗裝置110進(jìn)行“喂狗”，硬件看門狗裝置110的內(nèi)部定時(shí)器不會(huì)溢出。若主控CPU 210運(yùn)行異常無法按時(shí)“喂狗”，硬件看門狗裝置110在超過預(yù)設(shè)時(shí)長未接收到喂狗信號(hào)時(shí)輸出周期性信號(hào)至同步加法計(jì)數(shù)裝置120，本實(shí)施例中硬件看門狗裝置110可用過內(nèi)部定時(shí)器不斷累加溢出，從而周期性的輸出方波信號(hào)，其周期為主控CPU 210設(shè)置的基準(zhǔn)時(shí)間值。由于硬件看門狗裝置110不斷的輸出周期性信號(hào)，促使同步加法計(jì)數(shù)裝置120不斷進(jìn)行累加，累加達(dá)到預(yù)設(shè)閾值時(shí)輸出高電平脈沖信號(hào)至反相裝置130，本實(shí)施例中同步加法計(jì)數(shù)裝置120累加到2的N次方次時(shí)進(jìn)行進(jìn)位輸出一個(gè)高電平脈沖信號(hào)。反相裝置130接收到高電平脈沖信號(hào)后輸出低電平復(fù)位信號(hào)至主控CPU，使主控CPU進(jìn)行復(fù)位操作。
[0017]在其中一個(gè)實(shí)施例中，如圖2所示，硬件看門狗裝置110包括硬件看門狗芯片Ul和晶振器XI，硬件看門狗芯片Ul連接同步加法計(jì)數(shù)裝置120，并用于連接主控CPU 210;晶振器Xl連接硬件看門狗芯片U1。本實(shí)施例中硬件看門狗芯片Ul采用含非易失性存儲(chǔ)器、實(shí)時(shí)時(shí)鐘(RTC)、看門狗定時(shí)器等功能的FM3116芯片。具體地，硬件看門狗芯片Ul通過引腳12和引腳13連接主控CPU 210，并通過弓I腳6連接同步加法計(jì)數(shù)裝置120。晶振器XI的引腳I連接硬件看門狗芯片Ul的引腳11，晶振器Xl的引腳4連接硬件看門狗芯片Ul的引腳10。
[0018]進(jìn)一步地，硬件看門狗裝置110還包括第一電阻R4、第二電阻R2、第一電容C7和二極管Dl，第一電阻R4和第一電容C7串聯(lián)且公共端連接硬件看門狗芯片Ul的引腳8，第一電阻R4另一端連接二極管Dl的陰極，第一電容C7另一端接地，二極管Dl的陽極連接電源接入端VCC;第二電阻R2—端連接電源接入端VCC，另一端連接硬件看門狗芯片Ul的引腳4。此外，硬件看門狗芯片Ul的引腳3和引腳7接地，引腳14連接電源接入端VCC。
[0019]進(jìn)一步地，硬件看門狗裝置110還包括第二電容Cl、第三電容C2、第四電容C3和第五電容C6，第二電容Cl和第三電容C2并聯(lián)后一端連接電源接入端VCC和硬件看門狗芯片Ul的引腳14，另一端接地;第四電容C3和第五電容C6—端均連接晶振器XI，具體分別連接晶振器Xl的引腳I和引腳4，第四電容C3和第五電容C6的另一端均接地。
[0020]硬件看門狗芯片Ul的引腳3和引腳4為芯片地址配置引腳，主控CPU 210訪問時(shí)需發(fā)送對(duì)應(yīng)的設(shè)備配置地址才能讀寫該芯片的寄存器，本實(shí)施例中引腳3直接接地，引腳4通過第二電阻R2接至電源接入端VCC，故芯片地址配置為01;Pin5(CAL/PF0)校準(zhǔn)模式下輸出方波。引腳6為低電平復(fù)位端，芯片計(jì)數(shù)器溢出時(shí)，從該引腳輸出低電平的脈沖信號(hào)；引腳7為芯片電源地引腳；引腳8為芯片后備電源，電源接入端VCC通過二極管Dl和第一電阻R4對(duì)第一電容C7進(jìn)行充電，當(dāng)儀器設(shè)備斷電時(shí)，第一電容C7進(jìn)行放電為硬件看門狗芯片Ul提供備用電源，本實(shí)施例中第一電容C7為超級(jí)電容。引腳10和引腳11再加晶振器X1、第四電C3和第五電容C6電容組成硬件看門狗芯片Ul的晶振電路，提供時(shí)鐘信號(hào)；引腳12為串行數(shù)據(jù)和地址端，引腳13為串行時(shí)鐘信號(hào)端，引腳12和引腳13組成IIC通信端口，主控CPU 210通過IIC通信端口進(jìn)行配置寄存器與讀寫；引腳14為芯片電源正極輸入引腳，并使用第二電容Cl對(duì)電源濾波和第三電容C2對(duì)芯片電源進(jìn)行去耦。
[0021]在其中一個(gè)實(shí)施例中，繼續(xù)參照?qǐng)D2，同步加法計(jì)數(shù)裝置120包括連接硬件看門狗裝置110和反相裝置130的N位二進(jìn)制同步加法計(jì)數(shù)器U2，本實(shí)施例中N位二進(jìn)制同步加法計(jì)數(shù)器U2采用4位二進(jìn)制同步加法計(jì)數(shù)器74HC16ID芯片，具體可通過弓I腳2連接硬件看門狗芯片Ul的引腳6，以及通過引腳15連接反相裝置130，引腳16連接電源接入端VCC，引腳3、引腳
4、引腳5、引腳6和引腳8接地。硬件看門狗芯片Ul不斷的輸出周期性信號(hào)，促使N位二進(jìn)制同步加法計(jì)數(shù)器U2不斷的進(jìn)行累加達(dá)到預(yù)設(shè)閾值時(shí)輸出高電平脈沖信號(hào)。本實(shí)施例中以4位二進(jìn)制同步加法計(jì)數(shù)器為例，累加16次后進(jìn)行進(jìn)位從而得到16倍的高電平脈沖信號(hào)作為超時(shí)周期電平信號(hào)。
[0022]此外，在其中一個(gè)實(shí)施例中，同步加法計(jì)數(shù)裝置120還包括第三電阻R3、第四電阻Rl、第六電容C5和第七電容C4。第三電阻R3和第六電容C5串聯(lián)且公共端連接N位二進(jìn)制同步加法計(jì)數(shù)器U2的引腳I，第三電阻R3另一端連接電源接入端VCC，第六電容C5另一端接地;第四電阻Rl—端連接電源接入端VCC，另一端連接N位二進(jìn)制同步加法計(jì)數(shù)器U2的引腳7、引腳9和引腳10;第七電容C4 一端連接電源接入端VCC和N位二進(jìn)制同步加法計(jì)數(shù)器U2的引腳16，另一端接地。
[0023]以N位二進(jìn)制同步加法計(jì)數(shù)器U2為4位二進(jìn)制同步加法計(jì)數(shù)器為例，引腳I為芯片清除引腳，引腳2為芯片時(shí)鐘信號(hào)；引腳7為計(jì)數(shù)使能端，通過第四電阻Rl連接至電源接入端VCC;引腳8為芯片電源地引腳；引腳9為置數(shù)模式選擇端，通過第四電阻Rl連接到電源接入端VCC;引腳10為芯片計(jì)數(shù)模式下數(shù)據(jù)輸出控制引腳，通過第四電阻Rl連接至電源接入端VCC;引腳15為進(jìn)位輸出端，芯片從O加至15后進(jìn)位；引腳16為芯片電源正極輸入引腳，使用第七電容C4電容對(duì)芯片電源進(jìn)行去耦。
[0024]具體地，主控CPU 210通過硬件看門狗芯片Ul的引腳12與引腳13的IIC通信端口配置硬件看門狗芯片Ul的寄存器值可根據(jù)產(chǎn)品實(shí)際需求進(jìn)行配置，配置圖如圖3所示，在此以最大值3000ms為例。配置完硬件看門狗芯片Ul的超時(shí)周期后，硬件看門狗芯片Ul自動(dòng)開啟計(jì)數(shù)功能，主控CPU 210通過硬件看門狗芯片Ul的引腳12與引腳13的IIC通信端口對(duì)硬件看門狗芯片Ul不斷的進(jìn)行喂狗，且需要在配置的超時(shí)周期時(shí)間內(nèi)(在此為3000ms內(nèi))，該狀態(tài)下硬件看門狗芯片Ul的定時(shí)器不會(huì)溢出。主控CPU 210若運(yùn)行正常時(shí)，通過IIC接口對(duì)硬件看門狗芯片Ul按時(shí)“喂狗”，硬件看門狗芯片Ul的內(nèi)部定時(shí)器不會(huì)溢出，故不會(huì)輸出脈沖信號(hào)；若主控CPU 210運(yùn)行異常無法通過IIC通信端口對(duì)硬件看門狗芯片Ul按時(shí)“喂狗”時(shí)，硬件看門狗芯片Ul內(nèi)部定時(shí)器不斷累加并溢出，從而產(chǎn)生10ms脈沖寬度，配置的基準(zhǔn)時(shí)間(在此為3000ms)為周期的方波。因硬件看門狗芯片Ul不斷輸出脈沖信號(hào)，通過4位二進(jìn)制同步加法計(jì)數(shù)器的引腳2不斷的觸發(fā)4位二進(jìn)制同步加法計(jì)數(shù)器進(jìn)行同步累加，累加至16次后，4位二進(jìn)制同步加法計(jì)數(shù)器進(jìn)行進(jìn)位，引腳15輸出高電平脈沖，脈沖寬度和配置的基準(zhǔn)時(shí)間相同，從而得到16倍的超時(shí)周期電平信號(hào)，如圖4所示。
[0025]本實(shí)施例中通過N位二進(jìn)制的同步加法計(jì)數(shù)器U2將硬件看門狗芯片的超時(shí)周期時(shí)間增至2的N次方倍，用作后續(xù)通過反相裝置130將計(jì)數(shù)器的信號(hào)反相，以達(dá)到增加硬件看門狗超時(shí)周期時(shí)間的目的。
[0026]在其中一個(gè)實(shí)施例中，如圖5所示，反相裝置130包括反相器U3和第五電阻R5。反相器U3連接同步加法計(jì)數(shù)裝置120，還用于通過電阻R5連接主控CPU 210。本實(shí)施例中反相器U3采用74HC4049D芯片，引腳I連接電源接入端VCC，引腳8接地；引腳14和引腳11連接N位二進(jìn)制同步加法計(jì)數(shù)器U2的引腳15，引腳15通過第五電阻R5連接主控CPU 210。
[0027]進(jìn)一步地，反相裝置130還包括第八電容C8和第九電容C9，第八電容C8—端連接電源接入端VCC和反相器U3的引腳I，另一端接地;第九電容C9一端連接反相器U3的引腳11和引腳14，另一端接地。反相器U3的引腳I為芯片電源正極輸入引腳，使用第八電容CS對(duì)芯片電源進(jìn)行去耦；引腳8為芯片電源地引腳；本實(shí)施例中選擇引腳14與引腳15觸發(fā)主控CPU210。
[0028]在其中一個(gè)實(shí)施例中，測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)還包括時(shí)基電路裝置，反相裝置130接收到同步加法計(jì)數(shù)裝置120輸出的高電平脈沖信號(hào)時(shí)還輸出低電平脈沖信號(hào)至?xí)r基電路裝置，時(shí)基電路裝置接收到低電平脈沖信號(hào)后輸出高電平信號(hào)至主控系統(tǒng)電源220，使主控系統(tǒng)電源220在主控CPU 210進(jìn)行復(fù)位操作時(shí)對(duì)主控CPU 210正常供電。本實(shí)施例中高電平脈沖信號(hào)經(jīng)反相裝置130后分別從輸出兩路低電平信號(hào)，一路用于復(fù)位主控CPU210，另一路觸發(fā)時(shí)基電路裝置，從而時(shí)基電路裝置產(chǎn)生一個(gè)維持主控系統(tǒng)電源220的高電平信號(hào)，并保持硬件所配置的時(shí)長。
[0029]繼續(xù)參照?qǐng)D5，反相器U3通過引腳11和引腳12觸發(fā)時(shí)基電路裝置140。時(shí)基電路裝置140具體包括555時(shí)基芯片U4，555時(shí)基芯片U4連接反相裝置130，還用于連接主控系統(tǒng)電源220。本實(shí)施例中555時(shí)基芯片U4為NXP7555ID芯片，引腳2連接反相器U3的引腳12，引腳3連接主控系統(tǒng)電源220。
[0030]進(jìn)一步地，時(shí)基電路裝置140還包括第六電阻R7、第七電阻R8、第八電阻R6、第十電容Cll、第^^一電容C12和第十二電容C10。第六電阻R7和第七電阻R8均一端連接電源接入端VCC，另一端連接555時(shí)基芯片U4，具體分別連接引腳2和引腳4;第八電阻R6和第十電容Cl I串聯(lián)且公共端連接555時(shí)基芯片U4的引腳6和引腳7，第八電阻R6另一端連接電源接入端VCC，第十電容Cll另一端連接接地;第^^一電容C12—端連接555時(shí)基芯片的引腳5，另一端接地;第十二電容ClO—端連接電源接入端VCC和555時(shí)基芯片U4的引腳8，另一端接地。
[0031]555時(shí)基芯片U4的引腳2為觸發(fā)端，用于觸發(fā)555時(shí)基芯片U4使其啟動(dòng)時(shí)間周期；弓丨腳3為時(shí)間周期輸出端，用于維持主控CPU 210供電電源控制信號(hào)端電平；引腳4為重置引腳，通過第七電阻R8連接至電源接入端VCC;引腳5和引腳6為重置鎖定端，引腳7為放電端；引腳8為芯片電源正極輸入引腳，使用第十二電容ClO電容對(duì)芯片電源進(jìn)行去耦。將555時(shí)基芯片U4的引腳6、引腳7連接在第十電容Cll上，用引腳2做輸入就成為了脈沖啟動(dòng)型單穩(wěn)電路。555時(shí)基芯片U4的引腳2正常狀態(tài)下接入高電平，其引腳3輸出低電平；當(dāng)引腳2輸入接低電平或輸入負(fù)脈沖時(shí)啟動(dòng)電路，觸發(fā)引腳3腳輸出一個(gè)高電平信號(hào)，輸出的脈沖寬度與第八電阻R6和第十電容Cll有關(guān)，其時(shí)間計(jì)算公式為t = R6*Cll;因硬件看門狗芯片Ul的基準(zhǔn)時(shí)間配置為3000ms，復(fù)位脈沖輸出時(shí)長為3000ms，故555時(shí)基芯片U4維持主控CPU電源的控制時(shí)間應(yīng)大于3000ms，在本實(shí)施例中取4700ms，8卩4.7s。故本實(shí)施例中第八電阻R6取470K Ω =470000 Ω，第十電容Cl I取1uF= 10x10—6F,因此時(shí)間t = R6*Cl I =470000 Ω *10x10—6F =4.7s0
[0032]具體地，將反相器U3的引腳14與引腳11短接并與N位二進(jìn)制同步加法計(jì)數(shù)器U2的引腳15連接，接收N位二進(jìn)制同步加法計(jì)數(shù)器U2輸出的翻倍后的脈沖信號(hào)。正常狀態(tài)下，N位二進(jìn)制同步加法計(jì)數(shù)器U2的引腳15輸出持續(xù)的低電平信號(hào)，反相器U3的引腳14接收到持續(xù)低電平信號(hào)后，通過反相器U3的引腳15對(duì)主控CPU 210的復(fù)位引腳輸出高電平信號(hào)，對(duì)系統(tǒng)無影響；反相器U3的引腳11接收到持續(xù)的低電平信號(hào)后，通過反相器U3的引腳12對(duì)555時(shí)基芯片U4的引腳2輸出持續(xù)的高電平信號(hào)，不會(huì)觸發(fā)555時(shí)基芯片U4的引腳3輸出高電平信號(hào)，S卩555時(shí)基芯片U4的引腳3輸出持續(xù)的低電平信號(hào)，對(duì)系統(tǒng)無影響。當(dāng)主控CPU 210異常時(shí)，N位二進(jìn)制同步加法計(jì)數(shù)器U2的引腳15輸出一個(gè)高電平脈沖信號(hào)，反相器U3的引腳14接收到該脈沖信號(hào)后，通過引腳15對(duì)主控CPU 210的復(fù)位引腳輸出低電平復(fù)位信號(hào)，脈沖寬度為硬件看門狗芯片Ul配置的基準(zhǔn)時(shí)間，此處為3000ms;與此同時(shí)，反相器U3的引腳11接收到高電平的脈沖信號(hào)，通過引腳12輸出低電平脈沖信號(hào)，立即觸發(fā)555時(shí)基芯片U4的引腳3輸出一個(gè)4.7s的高電平信號(hào)，以維持主控CPU芯片210復(fù)位時(shí)對(duì)主控CPU 210的電源供給正常。
[0033]本實(shí)施例中利用555時(shí)基芯片單穩(wěn)態(tài)觸發(fā)器的特性，通過配置電阻和電容，確定觸發(fā)后輸出的維持主控電源電路所需的時(shí)間；即給555時(shí)基芯片一個(gè)觸發(fā)信號(hào)，則555時(shí)基芯片輸出一個(gè)高電平，并保持硬件配置的時(shí)間，以維持復(fù)位時(shí)主控電源電路正常工作。
[0034]上述測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，通過同步加法計(jì)數(shù)裝置120將硬件看門狗裝置110的超時(shí)周期時(shí)間增長，并通過反相裝置130將信號(hào)反相，以達(dá)到增加硬件看門狗超時(shí)周期時(shí)間的目的，從而使得硬件看門狗技術(shù)可應(yīng)用于測(cè)繪儀器設(shè)備，提高了測(cè)繪儀器設(shè)備的穩(wěn)定性。基于現(xiàn)有成熟、固定的硬件看門狗芯片再加之?dāng)U展達(dá)到增加硬件看門狗超時(shí)周期時(shí)間的目的，更為穩(wěn)定。
[0035]以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡(jiǎn)潔，未對(duì)上述實(shí)施例中的各個(gè)技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說明書記載的范圍。
[0036]以上所述實(shí)施例僅表達(dá)了本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)實(shí)用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，包括硬件看門狗裝置、同步加法計(jì)數(shù)裝置和反相裝置， 所述硬件看門狗裝置連接所述同步加法計(jì)數(shù)裝置，并用于連接測(cè)繪儀器設(shè)備的主控CPU，所述同步加法計(jì)數(shù)裝置連接所述反相器裝置，所述反相裝置用于連接所述主控CPU; 所述硬件看門狗裝置接收所述主控CPU輸出的喂狗信號(hào)，輸出周期性信號(hào)至所述同步加法計(jì)數(shù)裝置;所述同步加法計(jì)數(shù)裝置輸出高電平脈沖信號(hào)至所述反相裝置，所述反相裝置輸出低電平復(fù)位信號(hào)至所述主控CPU。2.根據(jù)權(quán)利要求1所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述硬件看門狗裝置包括硬件看門狗芯片和晶振器，所述硬件看門狗芯片連接所述同步加法計(jì)數(shù)裝置，并用于連接所述主控CPU;所述晶振器連接所述硬件看門狗芯片。3.根據(jù)權(quán)利要求2所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述硬件看門狗裝置還包括第一電阻、第二電阻、第一電容和二極管， 所述第一電阻和所述第一電容串聯(lián)且公共端連接所述硬件看門狗芯片，所述第一電阻另一端連接所述二極管的陰極，所述第一電容另一端接地，所述二極管的陽極連接電源接入端;所述第二電阻一端連接電源接入端，另一端連接所述硬件看門狗芯片。4.根據(jù)權(quán)利要求2所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述硬件看門狗裝置還包括第二電容、第三電容、第四電容和第五電容， 所述第二電容和所述第三電容并聯(lián)后一端連接電源接入端和所述硬件看門狗芯片，另一端接地;所述第四電容和所述第五電容一端均連接所述晶振器，另一端均接地。5.根據(jù)權(quán)利要求1所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述同步加法計(jì)數(shù)裝置包括連接所述硬件看門狗裝置和所述反相裝置的N位二進(jìn)制同步加法計(jì)數(shù)器。6.根據(jù)權(quán)利要求5所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述同步加法計(jì)數(shù)裝置還包括第三電阻、第四電阻、第六電容和第七電容， 所述第三電阻和所述第六電容串聯(lián)且公共端連接所述N位二進(jìn)制同步加法計(jì)數(shù)器，所述第三電阻另一端連接電源接入端，所述第六電容另一端接地;所述第四電阻一端連接電源接入端，另一端連接所述N位二進(jìn)制同步加法計(jì)數(shù)器;所述第七電容一端連接電源接入端和所述N位二進(jìn)制同步加法計(jì)數(shù)器，另一端接地。7.根據(jù)權(quán)利要求1所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述反相裝置包括反相器和第五電阻，所述反相器連接所述同步加法計(jì)數(shù)裝置，還用于通過所述第五電阻連接所述主控CPU。8.根據(jù)權(quán)利要求7所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述反相裝置還包括第八電容和第九電容，所述第八電容一端連接電源接入端和所述反相器，另一端接地;所述第九電容一端連接所述反相器，另一端接地。9.根據(jù)權(quán)利要求1所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，還包括時(shí)基電路裝置，所述時(shí)基電路裝置包括555時(shí)基芯片，所述555時(shí)基芯片連接所述反相裝置，還用于連接所述測(cè)繪儀器設(shè)備的主控系統(tǒng)電源。10.根據(jù)權(quán)利要求9所述的測(cè)繪儀器設(shè)備的硬件看門狗系統(tǒng)，其特征在于，所述時(shí)基電路裝置還包括第六電阻、第七電阻、第八電阻、第十電容、第十一電容和第十二電容， 所述第六電阻和所述第七電阻均一端連接電源接入端，另一端連接所述555時(shí)基芯片；所述第八電阻和所述第十電容串聯(lián)且公共端連接所述555時(shí)基芯片，所述第八電阻另一端連接電源接入端，所述第十電容另一端接地;所述第十一電容一端連接所述555時(shí)基芯片，另一端接地;所述第十二電容一端連接電源接入端和所述555時(shí)基芯片，另一端接地。
【文檔編號(hào)】G06F11/07GK205644519SQ201521086210
【公開日】2016年10月12日
【申請(qǐng)日】2015年12月22日
【發(fā)明人】潘久輝, 林國利, 韓偉浩, 莫文暉, 劉華, 李智雄, 方皓, 繆和匠, 楊曉牧, 李斌
【申請(qǐng)人】廣州中海達(dá)定位技術(shù)有限公司, 云南省交通科學(xué)研究所