_ALIVE引腳包括VDD_ALIVE_0引腳和VDD_ALIVE_1引腳；
[0032]內(nèi)部邏輯模塊的VDD_ARM引腳連接第三電源，VDD_ARM引腳包括VDD_ARM_0引腳至 VDD_ARM_10 引腳。
[0033]數(shù)字1模塊的VDD_M1引腳和VDD_M2引腳連接第四電源，VDD_M1引腳包括VDD_M1_0引腳至VDD_M1_3引腳，VDD_M2引腳包括VDD_M2_0引腳至VDD_M2_3引腳；
[0034]數(shù)字1 模塊的 VDD_M0 引腳，VDD_LCD 引腳，VDD_CAM 引腳，VDD_AUD 引腳，VDD_MODEM 引腳，VDD_KEY 引腳，VDD_SYS0 引腳，VDD_SYS1 引腳，VDD_EXT0 引腳，VDD_EXT1 引腳，VDD_EXT2引腳，VDD_CK0引腳和VDD_RTC引腳連接第五電源，VDD_M0引腳包括VDD_M0_0引腳至VDD_M0_1引腳，VDD_AUD引腳包括VDD_AUD_0引腳至VDD_AUD_1引腳，VDD_SYS0引腳包括VDD_SYS0_0引腳至VDD_SYS0_2引腳，VDD_EXT1引腳包括VDD_EXT1_0引腳至VDD_EXT 1_1 引腳。
[0035]模擬1模塊的VDD_APLL引腳，VDD_MPLL引腳，VDD_EPLL弓丨腳和VDD_VPLL引腳連接第一電源；
[0036]模擬1模塊的VDD_ADC_0引腳，VDD_DAC_A弓丨腳和VDD_DAC弓丨腳連接第五電源。
[0037]高速模塊的VDD_MIPI_D 引腳，VDD_MIPI_PLL 引腳，VDD_HDMI 引腳，VDD_HDMI_PLL引腳，VDD_U0TG_D引腳和VDD_UH0ST_D引腳連接第一電源，VDD_MIPI_D引腳包括VDD_MIPI_D_0 引腳至 VDD_MIPI_D_1 引腳；
[0038]高速模塊的VDD_MIPI_A引腳連接第四電源；
[0039]高速模塊的VDD_HDMI_0SC引腳，VDD_U0TG_A弓丨腳和VDD_UH0ST_A弓丨腳連接第五電源。
[0040]處理器的VSS相關(guān)引腳接地，VSS相關(guān)引腳包括VSS_0引腳至VSS_35引腳，VSS_ADC_0 引腳，VSS_DAC 引腳，VSS_HDMI 引腳，VSS_MIPI_0 引腳至 VSS_MIPI_1 引腳，VSS_DAC_A 引腳，VSS_UH0ST_A 引腳，VSS_U0TG_A 引腳，VSS_UH0ST_AC 引腳，VSS_U0TG_AC 引腳，VSS_UHOST_D 引腳，VSS_UOTG_D 引腳，VSS_MIPI_OSC 引腳，VSS_MIPI_PLL 引腳，VSS_APLL 引腳，VSS_MPLL 引腳，VSS_EPLL 引腳和 VSS_VPLL 引腳。
[0041]另一方面，本實(shí)用新型提供一種虹膜識(shí)別裝置，包括存儲(chǔ)器、內(nèi)存、圖像傳感器、接口電路以及上述任一的處理器電源電路。本實(shí)用新型的虹膜識(shí)別裝置結(jié)構(gòu)簡(jiǎn)單，功耗低。
[0042]以上所述是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種處理器電源電路，其特征在于，包括處理器，所述處理器包括內(nèi)部邏輯模塊、數(shù)字1模塊、模擬1模塊以及高速模塊，所述處理器連接有第一電源、第二電源、第三電源、第四電源和第五電源，其中: 所述第一電源的電壓為1.1V，所述第二電源的電壓為1.1V，所述第三電源的電壓為1.2V，所述第四電源的電壓為1.8V,所述第五電源的電壓為3.3V，所述第一電源和第三電源為能夠控制的電源，所述第二電源、第四電源和第五電源為無需控制的電源； 所述內(nèi)部邏輯模塊的弓I腳對(duì)應(yīng)連接所述第一電源、第二電源和第三電源； 所述數(shù)字?ο模塊的引腳對(duì)應(yīng)連接所述第四電源和第五電源； 所述模擬1模塊的引腳對(duì)應(yīng)連接所述第一電源和第五電源； 所述高速模塊的弓I腳對(duì)應(yīng)連接所述第一電源、第四電源和第五電源。2.根據(jù)權(quán)利要求1所述的處理器電源電路，其特征在于，所述處理器為三星S5PV210處理器。3.根據(jù)權(quán)利要求1或2所述的處理器電源電路，其特征在于: 所述內(nèi)部邏輯模塊的VDD_INT引腳連接所述第一電源； 所述內(nèi)部邏輯模塊的VDD_ALIVE引腳連接所述第二電源； 所述內(nèi)部邏輯模塊的VDD_ARM弓丨腳連接所述第三電源。4.根據(jù)權(quán)利要求3所述的處理器電源電路，其特征在于: 所述數(shù)字1模塊的VDD_M1引腳和VDD_M2引腳連接所述第四電源； 所述數(shù)字1模塊的VDD_M0引腳、VDD_LCD引腳、VDD_CAM引腳、VDD_AUD引腳、VDD_MODEM 引腳、VDD_KEY 引腳、VDD_SYS0 引腳、VDD_SYS I 引腳、VDD_EXT0 引腳、VDD_EXT I 引腳、VDD_EXT2引腳、VDD_CK0引腳和VDD_RTC引腳連接所述第五電源。5.根據(jù)權(quán)利要求4所述的處理器電源電路，其特征在于: 所述模擬1模塊的VDD_APLL引腳、VDD_MPLL引腳、VDD_EPLL引腳和VDD_VPLL引腳連接所述第一電源； 所述模擬1模塊的VDD_ADC_0引腳、VDD_DAC_A引腳和VDD_DAC引腳連接所述第五電源。6.根據(jù)權(quán)利要求5所述的處理器電源電路，其特征在于: 所述高速模塊的 VDD_MIPI_D 引腳、VDD_MIPI_PLL 引腳、VDD_HDMI 引腳、VDD_HDMI_PLL引腳、VDD_U0TG_D引腳和VDD_UH0ST_D引腳連接所述第一電源； 所述高速模塊的VDD_MIPI_A引腳連接所述第四電源； 所述高速模塊的VDD_HDMI_0SC引腳，VDD_U0TG_A引腳和VDD_UH0ST_A引腳連接所述第五電源。7.根據(jù)權(quán)利要求6所述的處理器電源電路，其特征在于，所述處理器的VSS相關(guān)引腳接地。8.—種虹膜識(shí)別裝置，其特征在于，包括存儲(chǔ)器、內(nèi)存、圖像傳感器、接口電路以及權(quán)利要求1-7任一所述的處理器電源電路。
【專利摘要】本實(shí)用新型公開了一種處理器電源電路和具有該電路的虹膜識(shí)別裝置，屬于嵌入式系統(tǒng)領(lǐng)域，處理器電源電路包括處理器，處理器包括內(nèi)部邏輯模塊、數(shù)字IO模塊、模擬IO模塊以及高速模塊，處理器連接有電壓為1.1V的第一電源和第二電源、電壓為1.2V的第三電源、電壓為1.8V的第四電源和電壓為3.3V的第五電源，第一電源和第三電源為能夠控制的電源，第二電源、第四電源和第五電源為無需控制的電源；內(nèi)部邏輯模塊的引腳對(duì)應(yīng)連接第一電源、第二電源和第三電源；數(shù)字IO模塊的引腳對(duì)應(yīng)連接第四電源和第五電源；模擬IO模塊的引腳對(duì)應(yīng)連接第一電源和第五電源；高速模塊的引腳對(duì)應(yīng)連接第一電源、第四電源和第五電源。該處理器電源電路結(jié)構(gòu)簡(jiǎn)單，功耗低。
【IPC分類】G06K9/00
【公開號(hào)】CN204706041
【申請(qǐng)?zhí)枴緾N201520421384
【發(fā)明人】何其明
【申請(qǐng)人】北京天誠盛業(yè)科技有限公司
【公開日】2015年10月14日
【申請(qǐng)日】2015年6月17日