一種i2c總線的設(shè)計方法及裝置的制造方法
【專利摘要】本發(fā)明提供了一種I2C總線的設(shè)計方法及裝置，該方法包括：在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置；確定連接所述第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線；根據(jù)每一條所述分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間；如果否，執(zhí)行所述在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置。本方案能夠提高I2C總線對I2C信號進行傳輸?shù)目煽啃浴?br>【專利說明】
一種12C總線的設(shè)計方法及裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電子工程技術(shù)領(lǐng)域，特別涉及一種I2C總線的設(shè)計方法及裝置。
【背景技術(shù)】
[0002]12C(Inter — Integrated Circuit，內(nèi)部集成電路)總線是PCB(印刷電路板)上用于連接發(fā)送端與接收端的串行總線，微控制器、液晶顯示器驅(qū)動器、存儲器或鍵盤接口等都可以作為一個發(fā)送端或接收端。在I2C總線中通常采用一主多從的連接方式，即一個發(fā)送端連接多個接收端，這樣，在I2C鏈路中就會經(jīng)常出現(xiàn)T形鏈路。
[0003]受阻抗及走線長度的影響，在T形鏈路的分支處會產(chǎn)生反射，反射會導(dǎo)致I2C信號的上升時間提高，當分支的走線長度較短時，反射被淹沒在上升時間內(nèi)，對I2C信號傳輸?shù)挠绊懖淮?但當分支的走線長度較長時，反射會導(dǎo)致I2C信號的上升時間顯著提高，進而導(dǎo)致I20fg號丟失。
[0004]目前在對I2C總線進行設(shè)計時，根據(jù)PCB上的可利用位置確定發(fā)送端、各個接收端及分支節(jié)點，不對T形鏈路的分支的走線長度進行明確限定，經(jīng)常出現(xiàn)由于T形鏈路分支走線的長度過長，使分支走線上I2C信號的上升時間較長，進而導(dǎo)致I2C信號丟失的情況發(fā)生，因而通過現(xiàn)有方式設(shè)計的I2C總線，對I2C信號進行傳輸?shù)目煽啃暂^低。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供了一種I2C總線的設(shè)計方法及裝置，能夠提高I2C總線對I2C信號進行傳輸?shù)目煽啃浴?br>[0006]本發(fā)明實施例提供了一種I2C總線的設(shè)計方法，包括:
[0007]在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置；
[0008]確定連接所述第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線；
[0009]根據(jù)每一條所述分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間；
[0010]如果否，執(zhí)行所述在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置。
[0011]優(yōu)選地，所述根據(jù)每一條所述分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間包括:
[0012]針對于每一條所述分支走線，以該分支走線的長度作為輸入條件，通過預(yù)先創(chuàng)建的仿真分析模型進行仿真分析，獲得該分支走線上I2C信號的上升時間；
[0013]分別將各條所述分支走線上I2C信號的上升時間與預(yù)先設(shè)定的標準上升時間進行比較，以判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于所述標準上升時間。
[0014]優(yōu)選地，所述執(zhí)行所述在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置包括:
[0015]根據(jù)所述仿真分析的結(jié)果，確定分支走線長度與I2C信號上升時間的對應(yīng)關(guān)系，根據(jù)所述對應(yīng)關(guān)系及所述標準上升時間，確定所述標準上升時間對應(yīng)的最大分支走線長度；
[0016]根據(jù)所述最大分支走線長度，重新確定所述第一位置及各個所述第二位置。
[0017]優(yōu)選地，所述確定連接所述第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線包括:
[0018]針對于每一個所述第二位置，根據(jù)所述PCB上各個I2C總線的布置情況，將與其他走線不相交且連接該第二位置與所述第一位置的最短走線確定為該第二位置對應(yīng)的分支走線。
[0019]優(yōu)選地，在所述判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間之后進一步包括:
[0020]如果各條所述分支走線上I2C信號的上升時間均小于或等于預(yù)設(shè)的標準上升時間，在所述PCB上確定用于連接所述I2C總線上發(fā)送端的第三位置，并確定連接所述第一位置與所述第三位置的總走線。
[0021]本發(fā)明實施例還提供了一種I2C總線的設(shè)計裝置，包括:第一確定單元、第二確定單元、判斷單元及執(zhí)行單元；
[0022]所述第一確定單元，用于在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置；
[0023]所述第二確定單元，用于確定連接所述第一確定單元確定出的第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線；
[0024]所述判斷單元，用于根據(jù)所述第二確定單元確定出的每一條分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間；
[0025]所述執(zhí)行單元，用于根據(jù)所述判斷單元的判斷結(jié)果，如果否，觸發(fā)所述第一確定單元執(zhí)行所述在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置。
[0026]優(yōu)選地，
[0027]所述判斷單元，用于針對于每一條所述分支走線，以該分支走線的長度作為輸入條件，通過預(yù)先創(chuàng)建的仿真分析模型進行仿真分析，獲得該分支走線上I2C信號的上升時間，并分別將各條所述分支走線上I2C信號的上升時間與預(yù)先設(shè)定的標準上升時間進行比較，以判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于所述標準上升時間。
[0028]優(yōu)選地，
[0029]所述執(zhí)行單元，用于根據(jù)所述仿真分析結(jié)果，確定分支走線長度與I2C信號上升時間的對應(yīng)關(guān)系，根據(jù)所述對應(yīng)關(guān)系及所述標準上升時間，確定所述標準上升時間對應(yīng)的最大分支走線長度，并觸發(fā)所述第一確定單元根據(jù)所述最大分支走線長度重新確定所述第一位置及各個所述第二位置。
[0030]優(yōu)選地，
[0031]所述第二確定單元，用于針對于每一個所述第二位置，根據(jù)所述PCB上各個I2C總線的布置情況，將與其他走線不相交且連接該第二位置與所述第一位置的最短走線確定為該第二位置對應(yīng)的分支走線。
[0032]優(yōu)選地，
[0033]所述執(zhí)行單元，進一步用于根據(jù)所述判斷單元的判斷結(jié)果，如果是，在所述PCB上確定用于連接所述I2C總線上發(fā)送端的第三位置，并確定連接所述第一位置與所述第三位置的總走線。
[0034]本發(fā)明實施例提供了一種I2C總線的設(shè)計方法及裝置，在確定I2C總線的各條分支走線后，判斷各條分支走線上I2C信號的上升時間是否滿足標準的要求，如果不滿足則重新對I2C總線的分支走線進行確定，保證設(shè)計出的I2C總線包括的各條分支走線上I2C信號的上升時間都滿足標準的要求，避免分支走線上I2C信號的上升時間過長導(dǎo)致I2C信號丟失的情況發(fā)生，提高了 I2C總線對I2C信號進行傳輸?shù)目煽啃浴?br>【附圖說明】
[0035]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0036]圖1是本發(fā)明一個實施例提供的一種I2C總線的設(shè)計方法流程圖；
[0037]圖2是本發(fā)明另一個實施例提供的一種I2C總線的設(shè)計方法流程圖；
[0038]圖3是本發(fā)明一個實施例提供的一種I2C總線的示意圖；
[0039]圖4是本發(fā)明一個實施例提供的一種20inch長分支走線的仿真分析結(jié)果示意圖；
[0040]圖5是本發(fā)明一個實施例提供的一種1inch長分支走線的仿真分析結(jié)果示意圖；
[0041]圖6是本發(fā)明一個實施例提供的I2C總線的設(shè)計裝置所在設(shè)備的一種硬件結(jié)構(gòu)示意圖；
[0042]圖7是本發(fā)明一個實施例提供的一種I2C總線的設(shè)計裝置示意圖。
【具體實施方式】
[0043]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例，基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0044]如圖1所示，本發(fā)明實施例提供了一種I2C總線的設(shè)計方法，該方法可以包括以下步驟:
[0045]步驟101:在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置；
[0046]步驟102:確定連接所述第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線；
[0047]步驟103:根據(jù)每一條所述分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間，如果是，結(jié)束當前流程，否則執(zhí)行步驟101。
[0048]本發(fā)明實施例提供了一種I2C總線的設(shè)計方法，在確定I2C總線的各條分支走線后，判斷各條分支走線上I2C信號的上升時間是否滿足標準的要求，如果不滿足則重新對I2C總線的分支走線進行確定，保證設(shè)計出的I2C總線包括的各條分支走線上I2C信號的上升時間都滿足標準的要求，避免分支走線上I2C信號的上升時間過長導(dǎo)致I2C信號丟失的情況發(fā)生，提高了 I2C總線對I2C信號進行傳輸?shù)目煽啃浴?br>[0049]在本發(fā)明一個實施例中，在確定出每一個第二位置對應(yīng)的分支走線后，針對于每一條分支走線，以該條分支走線的長度作為輸入條件，通過預(yù)先創(chuàng)建的仿真分析模型進行仿真分析，獲得該分支走線上I2C信號的上升時間；將各條分支走線上I2C信號的上升時間與標準上升時間進行對比，以判斷出各條分支走線上I2C信號的上升時間是否小于或等于標準上升時間。通過創(chuàng)建仿真分析模型的方式對設(shè)計出的分支走線進行仿真分析，無需通過制成實體PCB后進行檢測，一方面縮短了對分支走線上I2C信號的上升時間進行檢測所需的時間，提高了設(shè)計I2C總線的效率，另一方面降低了I2C總線設(shè)計的成本。
[0050]在本發(fā)明一個實施例中，當判斷各條分支走線上I2C信號的上升時間不是全部小于或等于標準上升時間后，根據(jù)仿真分析的結(jié)果，確定分支走線長度與I2C信號上升時間的對應(yīng)關(guān)系，根據(jù)該關(guān)系確定標準上升時間對應(yīng)的最大分支走線長度;在重新確定第一位置及各個第二位置時，根據(jù)最大分支走線長度對第二位置及各個第二位置進行確定，以使連接第一位置與各個第二位置的各條分支走線的長度能夠小于或等于最大分支走線長度，從而滿足標準的要求。這樣，以最大分支走線長度作為參考對第一位置及各個第二位置進行重新確定，可以在較短的時間內(nèi)確定出符合標準要求的第一位置及各個第二位置，從而提高了對I2C總線進行設(shè)計的效率。
[0051 ]在本發(fā)明一個實施例中，在確定出第一位置和各個第二位置后，針對于每一個第二位置，根據(jù)PCB上各個I2C總線的布置情況，將與其他走線不相交且連接該第二位置與第一位置的最短走線確定為該第二位置對應(yīng)的分支走線。這樣，每一次確定第一位置及各個第二位置后，根據(jù)第一位置及各個第二位置確定出的各條分支走線的長度均是在允許范圍內(nèi)的最小值，一方面盡可能縮短各條分支走線的長度，提高I2C總線的性能;另一方面，在分支走線上I2C信號的上升時間不滿足標準要求時，無需在保持當前第一位置及各個第二位置不變的前提下更改分支走線，直接重新確定第一位置及各個第二位置即可，進一步提高了對I2C總線進行設(shè)計的效率。
[0052]在本發(fā)明一個實施例中，在判斷各條分支走線上I2C信號的上升時間均小于或等于標準上升時間后，在PCB上確定用于連接I2C總線上發(fā)送端的第三位置，并確定連接第一位置及第三位置的總走線，完成整個I2C總線的設(shè)計。由于發(fā)送端與分支節(jié)點之間的走線對I2C總線傳輸I2C信號的影響較小，所有最后確定用于連接發(fā)送端的第三位置以及連接第三位置與第一位置的總走線，減小I2C總線設(shè)計過程中的變量，進一步提高對I2C總線進行設(shè)計的效率。
[0053]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖及具體實施例對本發(fā)明作進一步地詳細描述。
[0054]如圖2所示，本發(fā)明實施例提供了一種I2C總線的設(shè)計方法，該方法可以包括以下步驟:
[0055]步驟201:在PCB上確定用于布置I2C總線上分支節(jié)點的第一位置。
[0056]在本發(fā)明一個實施例中，PCB上包括有多個I2C總線，針對于任意一個包括有多條分支的I2C總線，在對該包括多條分支的I2C總線進行設(shè)計時，首先在PCB上確定一個第一位置作為布置I2C總線上分支節(jié)點的位置。
[0057]例如，如圖3所示，需要進行設(shè)計的I2C總線包括有兩個分支走線，分別為分支走線301和分支走線302，分支走線301和分支走線302的一端在分支節(jié)點303與總走線306相連。根據(jù)I2C總線的設(shè)計要求，在PCB上確定用于布置分支節(jié)點303的第一位置。
[0058]步驟202:在PCB上確定用于連接I2C總線上各個接收端的第二位置。
[0059]在本發(fā)明一個實施例中，I2C總線中每一條分支走線的一端與分支節(jié)點相連，另一端與接收端相連，在確定分支節(jié)點之后，在PCB上確定用于連接接收端的第二位置，每一個接收端對應(yīng)一個第二位置。
[0060]例如，如圖3所示，分支走線301的一端與分支節(jié)點303相連，另一端與接收端304相連，在PCB上確定用于連接接收端304的第二位置I，相應(yīng)地，分支走線302的一端與分支節(jié)點303相連，另一端與另一個接收端305相連，在PCB上確定用于連接接收端305的第二位置2。[0061 ]步驟203:確定連接第一位置與各個第二位置的分支走線。
[0062]在本發(fā)明一個實施例中，根據(jù)第一位置及各個第二位置在PCB上所處的位置，以及PCB上各個I2C總線的布置情況，針對于每一個第二位置，確定一條連接該第二位置與第一位置的分支走線，確定出的分支走線是與其他走線不相交且長度最短的走線，獲得每一個第二位置對應(yīng)的一條分支走線。
[0063]例如，在確定出第一位置、第二位置I及第二位置2后，根據(jù)第一位置和第二位置I在PCB上的位置，以及PCB上各個I2C總線的布置情況，確定一條連接第一位置及第二位置I的分支走線I，其中分支走線I為滿足與其他的走線不相交條件下長度最短的分支走線；相應(yīng)地，根據(jù)第一位置和第二位置2在PCB上的位置，以及PCB上各個I2C總線的布置情況，確定一條連接第一位置及第二位置2的分支走線2，其中分支走線2為滿足與其他走線不相交條件下長度最短的分支走線。
[0064]步驟204:獲取各條分支走線上I2C信號的上升時間。
[0065]在本發(fā)明一個實施例中，預(yù)先創(chuàng)建仿真分析模型，針對于每一條分支走線，獲取該分支走線的長度，以該分支走線的長度作為輸入條件，通過仿真分析模型進行仿真分析，獲得該分支走線上I2C信號的上升時間，從而獲得各個分支走線上I2C信號的上升時間。
[0066]例如，獲取分支走線I的長度為20inch(英寸)，以分支走線I的長度作為輸入條件，通過預(yù)設(shè)的仿真分析模型進行仿真分析，獲得如圖4所示的仿真分析結(jié)果，通過該分析結(jié)果獲得分支走線I上I2C信號的上升過程從22.283ys(微秒)至21.148ys，即分支走線I上I2C信號的上升時間為1.135ys;相應(yīng)地，獲取分支走線2的長度為1inch，以分支走線2的長度作為輸入條件，通過預(yù)設(shè)的仿真分析模型進行仿真分析，獲得如圖5所示的仿真分析結(jié)果，通過該仿真分析結(jié)果獲得分支軸線2上I2C信號的上升過程從23.129ys至23.68ys，即分支走線2上I2C信號的上升時間為0.551ys。
[0067]步驟205:判斷各條分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間，如果是，執(zhí)行步驟206，否則執(zhí)行步驟205。
[0068]在本發(fā)明一個實施例中，獲取到各個分支走線上I2C信號的上升時間后，分別將每一個分支走線上I2C信號的上升時間與預(yù)先設(shè)定的標準上升時間進行比較，如果各個分支走線上I2C信號的上升時間均小于或等于標準上升時間，相應(yīng)地執(zhí)行步驟207，如果存在至少一個分支走線上I2C信號的上升時間大于標準上升時間，相應(yīng)地執(zhí)行步驟206。
[0069]例如，預(yù)先設(shè)定標準上升時間為100ns(納秒)，將分支走線I上I2C信號的上升時間與標準上升時間進行比較，由于1.135ys等于1135ns大于1000ns，所以分支走線I上I2C信號的上升時間大于標準上升時間；將分支走線2上I2C信號的上升時間與標準上升時間進行比較，由于0.551ys等于551ns小于1000ns，所以分支走線2上I2C信號的上升時間小于標準上升時間。由于分支走線I上I2C信號的上升時間大于標準上升時間，相應(yīng)地執(zhí)行步驟206。
[0070]步驟206:根據(jù)仿真分析結(jié)果，確定標準上升時間對應(yīng)的最大分支走線長度，根據(jù)所述分支走線長度執(zhí)行步驟201。
[0071]在本發(fā)明一個實施例中，當判斷存在至少一個分支走線上I2C信號的上升時間大于標準上升時間后，根據(jù)仿真分析的結(jié)果，確定分支走線長度與I2C信號上升時間的對應(yīng)關(guān)系，進一步根據(jù)該對應(yīng)關(guān)系及標準上升時間，確定出標準上升時間對應(yīng)的最大分支走線長度。根據(jù)最大分支走線長度從步驟201開始重新對不符合標準要求的第二位置進行確定，或重新對第一位置及第二位置進行確定，使重新確定出的第二位置與第一位置之間的分支走線長度小于最大分支走線長度。
[0072]例如，根據(jù)對分支走線I及分支走線2進行仿真分析的結(jié)果，走線長度為20inch時對應(yīng)的上升時間為1.135ys，走線長度為1inch時對應(yīng)的上升時間為0.551ys，估算標準上升時間100ns對應(yīng)的最大走線長度約為15inch，重新開始執(zhí)行步驟201，確定第一位置及各個第二位置時保證第一位置與第二位置之間分支走線的長度小于或等于15inch。
[0073]步驟207:在PCB上確定用于連接I2C總線上發(fā)送端的第三位置，并確定連接第一位置與第三位置的總走線。
[0074]在本發(fā)明一個實施例中，在判斷各條分支走線上I2C信號的上升時間均小于或等于標準上升時間后，說明確定的第一位置及各個第二位置符合標準要求，在PCB上確定用于連接I2C總線發(fā)送端的第三位置，并確定連接第一位置與第三位置的總走線，完成對I2C總線的設(shè)計。
[0075]例如，如圖3所示，在確定第一位置、第二位置I及第二位置2符標準要求后，在PCB上確定用于連接I2C總線上發(fā)送端307的第三位置，確定第三位置后，根據(jù)PCB上各個I2C總線的布置情況，確定出連接第一位置與第二位置的I2C總線的總走線，完成對I2C總線的設(shè)
i+o
[0076]如圖6、圖7所示，本發(fā)明實施例提供了一種I2C總線的設(shè)計裝置。裝置實施例可以通過軟件實現(xiàn)，也可以通過硬件或者軟硬件結(jié)合的方式實現(xiàn)。從硬件層面而言，如圖6所示，為本發(fā)明實施例提供的I2C總線的設(shè)計裝置所在設(shè)備的一種硬件結(jié)構(gòu)圖，除了圖6所示的處理器、內(nèi)存、網(wǎng)絡(luò)接口、以及非易失性存儲器之外，實施例中裝置所在的設(shè)備通常還可以包括其他硬件，如負責(zé)處理報文的轉(zhuǎn)發(fā)芯片等等。以軟件實現(xiàn)為例，如圖7所示，作為一個邏輯意義上的裝置，是通過其所在設(shè)備的CPU將非易失性存儲器中對應(yīng)的計算機程序指令讀取到內(nèi)存中運行形成的。本實施例提供的I2C總線的設(shè)計裝置，包括:第一確定單元701、第二確定單元702、判斷單元703及執(zhí)行單元704;
[0077]第一確定單元701，用于在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接I2C總線上至少兩個接收端的第二位置；
[0078]第二確定單元702，用于確定連接第一確定單元701確定出的第一位置與各個第二位置的分支走線，其中每一個第二位置對應(yīng)一條分支走線；
[0079]判斷單元703，用于根據(jù)第二確定單元702確定出的每一條分支走線的長度，判斷各條分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間；
[0080]執(zhí)行單元704，用于根據(jù)判斷單元703的判斷結(jié)果，如果否，觸發(fā)第一確定單元701執(zhí)行在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接I2C總線上至少兩個接收端的第二位置的操作。
[0081 ]在本發(fā)明一個實施例中，判斷單元703，用于針對于每一條分支走線，以該分支走線的長度作為輸入條件，通過預(yù)先創(chuàng)建的仿真分析模型進行仿真分析，獲得該分支走線上I2C信號的上升時間，并分別將各條分支走線上I2C信號的上升時間與預(yù)先設(shè)定的標準上升時間進行比較，以判斷各條分支走線上I2C信號的上升時間是否均小于或等于標準上升時間。
[0082]在本發(fā)明一個實施例中，執(zhí)行單元704，用于根據(jù)仿真分析結(jié)果，確定分支走線長度與I2C信號上升時間的對應(yīng)關(guān)系，根據(jù)對應(yīng)關(guān)系及標準上升時間，確定標準上升時間對應(yīng)的最大分支走線長度，并觸發(fā)第一確定單元701根據(jù)最大分支走線長度重新確定第一位置及各個第二位置。
[0083]在本發(fā)明一個實施例中，第二確定單元702，用于針對于每一個第二位置，根據(jù)PCB上各個I2C總線的布置情況，將與其他走線不相交且連接該第二位置與第一位置的最短走線確定為該第二位置對應(yīng)的分支走線。
[0084]在本發(fā)明一個實施例中，執(zhí)行單元704，進一步用于根據(jù)判斷單元703的判斷結(jié)果，如果是，在PCB上確定用于連接I2C總線上發(fā)送端的第三位置，并確定連接第一位置與第三位置的總走線。
[0085]上述裝置內(nèi)的各單元之間的信息交互、執(zhí)行過程等內(nèi)容，由于與本發(fā)明方法實施例基于同一構(gòu)思，具體內(nèi)容可參見本發(fā)明方法實施例中的敘述，此處不再贅述。
[0086]本發(fā)明提供的各個實施例，至少具有如下有益效果:
[0087]1、本發(fā)明實施例中，在確定I2C總線的各條分支走線后，判斷各條分支走線上I2C信號的上升時間是否滿足標準的要求，如果不滿足則重新對I2C總線的分支走線進行確定，保證設(shè)計出的I2C總線包括的各條分支走線上I2C信號的上升時間都滿足標準的要求，避免分支走線上I2C信號的上升時間過長導(dǎo)致I2C信號丟失的情況發(fā)生，提高了 I2C總線對I2C信號進行傳輸?shù)目煽啃浴?br>[0088]2、本發(fā)明實施例中，在判斷各條分支走線上I2C信號的上升時間是否滿足標準要求時，通過仿真分析的方法獲得分支走線上I2C信號的上升時間，無需通過制成實體PCB后再進行檢測，一方面縮短了對分支走線上I2C信號的上升時間進行檢測所需的時間，提高了設(shè)計I2C總線的效率，另一方面降低了 I2C總線設(shè)計的成本。
[0089]3、本發(fā)明實施例中，在確定連接第一位置與第二位置的分支走線時，以與其他走線不相交且長度最短為原則，確保根據(jù)第一位置及第二位置確定出的分支走線的長度是最短的，一方面，盡可能縮短各條分支走線的長度，提高I2C總線的性能；另一方面，在分支走線上I2C信號的上升時間不滿足標準要求時，無需在保持當前第一位置及各個第二位置不變的前提下更改分支走線，而直接重新確定第一位置及各個第二位置即可，進一步提高了對I2C總線進行設(shè)計的效率。
[0090]4、本發(fā)明實施例中，根據(jù)仿真分析結(jié)果可以獲得對應(yīng)于標準上升時間的最大分支走線長度，以最大分支走線長度作為參考對第一位置及各個第二位置進行重新確定，可以在較短的時間內(nèi)確定出符合標準要求的第一位置及各個第二位置，從而提高了對I2C總線進行設(shè)計的效率。
[0091]需要說明的是，在本文中，諸如第一和第二之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，并不排除在包括要素的過程、方法、物品或者設(shè)備中還存在另外的相同因素。
[0092]本領(lǐng)域普通技術(shù)人員可以理解:實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲在計算機可讀取的存儲介質(zhì)中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟;而前述的存儲介質(zhì)包括:ROM、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)中。
[0093]最后需要說明的是:以上僅為本發(fā)明的較佳實施例，僅用于說明本發(fā)明的技術(shù)方案，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、等同替換、改進等，均包含在本發(fā)明的保護范圍內(nèi)。
【主權(quán)項】
1.一種12C總線的設(shè)計方法，其特征在于，包括: 在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置； 確定連接所述第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線； 根據(jù)每一條所述分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間； 如果否，執(zhí)行所述在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置。2.根據(jù)權(quán)利要求1所述的方法，其特征在于， 所述根據(jù)每一條所述分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間包括: 針對于每一條所述分支走線，以該分支走線的長度作為輸入條件，通過預(yù)先創(chuàng)建的仿真分析模型進行仿真分析，獲得該分支走線上I2C信號的上升時間； 分別將各條所述分支走線上I2C信號的上升時間與預(yù)先設(shè)定的標準上升時間進行比較，以判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于所述標準上升時間。3.根據(jù)權(quán)利要求2所述的方法，其特征在于， 所述執(zhí)行所述在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置包括: 根據(jù)所述仿真分析的結(jié)果，確定分支走線長度與I2C信號上升時間的對應(yīng)關(guān)系，根據(jù)所述對應(yīng)關(guān)系及所述標準上升時間，確定所述標準上升時間對應(yīng)的最大分支走線長度；根據(jù)所述最大分支走線長度，重新確定所述第一位置及各個所述第二位置。4.根據(jù)權(quán)利要求1所述的方法，其特征在于， 所述確定連接所述第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線包括: 針對于每一個所述第二位置，根據(jù)所述PCB上各個I2C總線的布置情況，將與其他走線不相交且連接該第二位置與所述第一位置的最短走線確定為該第二位置對應(yīng)的分支走線。5.根據(jù)權(quán)利要求1至4中任一所述的方法，其特征在于， 在所述判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間之后進一步包括: 如果各條所述分支走線上I2C信號的上升時間均小于或等于預(yù)設(shè)的標準上升時間，在所述PCB上確定用于連接所述I2C總線上發(fā)送端的第三位置，并確定連接所述第一位置與所述第三位置的總走線。6.—種I2C總線的設(shè)計裝置，其特征在于，包括:第一確定單元、第二確定單元、判斷單元及執(zhí)行單元； 所述第一確定單元，用于在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置； 所述第二確定單元，用于確定連接所述第一確定單元確定出的第一位置與各個所述第二位置的分支走線，其中每一個所述第二位置對應(yīng)一條所述分支走線； 所述判斷單元，用于根據(jù)所述第二確定單元確定出的每一條分支走線的長度，判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于預(yù)設(shè)的標準上升時間； 所述執(zhí)行單元，用于根據(jù)所述判斷單元的判斷結(jié)果，如果否，觸發(fā)所述第一確定單元執(zhí)行所述在印刷電路板PCB上確定用于布置I2C總線上分支節(jié)點的第一位置及用于連接所述I2C總線上至少兩個接收端的第二位置。7.根據(jù)權(quán)利要求6所述的裝置，其特征在于， 所述判斷單元，用于針對于每一條所述分支走線，以該分支走線的長度作為輸入條件，通過預(yù)先創(chuàng)建的仿真分析模型進行仿真分析，獲得該分支走線上I2C信號的上升時間，并分別將各條所述分支走線上I2C信號的上升時間與預(yù)先設(shè)定的標準上升時間進行比較，以判斷各條所述分支走線上I2C信號的上升時間是否均小于或等于所述標準上升時間。8.根據(jù)權(quán)利要求7所述的裝置，其特征在于， 所述執(zhí)行單元，用于根據(jù)所述仿真分析結(jié)果，確定分支走線長度與I2C信號上升時間的對應(yīng)關(guān)系，根據(jù)所述對應(yīng)關(guān)系及所述標準上升時間，確定所述標準上升時間對應(yīng)的最大分支走線長度，并觸發(fā)所述第一確定單元根據(jù)所述最大分支走線長度重新確定所述第一位置及各個所述第二位置。9.根據(jù)權(quán)利要求6所述的裝置，其特征在于， 所述第二確定單元，用于針對于每一個所述第二位置，根據(jù)所述PCB上各個I2C總線的布置情況，將與其他走線不相交且連接該第二位置與所述第一位置的最短走線確定為該第二位置對應(yīng)的分支走線。10.根據(jù)權(quán)利要求6至9中任一所述的裝置，其特征在于， 所述執(zhí)行單元，進一步用于根據(jù)所述判斷單元的判斷結(jié)果，如果是，在所述PCB上確定用于連接所述I2C總線上發(fā)送端的第三位置，并確定連接所述第一位置與所述第三位置的總走線。
【文檔編號】G06F17/50GK105956251SQ201610269352
【公開日】2016年9月21日
【申請日】2016年4月27日
【發(fā)明人】毛曉彤, 李永翠
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司