，沿第一方向延伸的多個傳導材料5221到5281可以被提供在介電材料5112之間。沿第一方向延伸的傳導材料5291可以被提供在最頂層的介電材料5112之上。例如，所述沿第一方向延伸的傳導材料5211到5291可以是金屬材料。例如，所述沿第一方向延伸的傳導材料5211到5291可以是例如多晶硅的傳導材料。
[0078]在第二摻雜區(qū)域5312和第三摻雜區(qū)域5313之間的區(qū)域中，可以提供與在第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的結構相同的結構。例如，在第二摻雜區(qū)域5312和第三摻雜區(qū)域5313之間的區(qū)域中，可以提供多個沿第一方向延伸的介電材料5112、順序布置在第一方向上并且在第二方向上穿過多個介電材料5112的多個柱體5113、被提供在多個介電材料5112和多個柱體5113的暴露表面上的介電層5116以及多個沿第一方向延伸的傳導材料5212到5292。
[0079]在第三摻雜區(qū)域5313和第四摻雜區(qū)域5314之間的區(qū)域中，可以提供與在第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的結構相同的結構。例如，在第三摻雜區(qū)域5313和第四摻雜區(qū)域5314之間的區(qū)域中，可以提供多個沿第一方向延伸的介電材料5112、順序布置在第一方向上并且在第二方向上穿過多個介電材料5112的多個柱體5113、被提供在多個介電材料5112和多個柱體5113的暴露表面上的介電層5116以及多個沿第一方向延伸的傳導材料5213到5293。
[0080]可以在多個柱體5113之上分別提供漏極5320。例如，漏極5320可以是摻雜有第二類型雜質(zhì)的硅材料。例如，漏極5320可以是摻雜有η型雜質(zhì)的硅材料。雖然出于便于解釋的原因在實施例中假設漏極5320包括η型硅，應當注意的是漏極5320并不限于為η型硅。例如，每個漏極5320的寬度可以大于每個相應的柱體5113的寬度。例如，每個漏極5320可以墊形被提供在每個對應的柱體5113的頂表面之上。
[0081]可以在漏極5320之上提供沿第三方向延伸的傳導材料5331到5333。傳導材料5331到5333可以在第一方向上順序設置。相應的傳導材料5331到5333可以與對應的區(qū)域的漏極5320電耦接。例如，漏極5320與沿第三方向延伸的傳導材料5331到5333可以通過接觸插塞彼此電耦接。例如，沿第三方向延伸的傳導材料5331到5333可以是金屬材料，例如，沿第三方向延伸的傳導材料5331到5333可以是例如多晶硅的傳導材料。
[0082]在圖5和圖6中，相應的柱體5113可以連同沿第一方向延伸的介電層5116和傳導材料5211到5291、5212到5292以及5213到5293 —起形成串。例如，相應的柱體5113可以連同沿第一方向延伸的介電層5116和傳導材料5211到5291、5212到5292以及5213到5293 —起形成NAND串NS。每個NAND串NS可以包括多個晶體管結構TS。
[0083]圖7是圖6所示晶體管結構TS的橫截面圖。
[0084]參照圖7，在圖6所不的晶體管結構TS中，介電層5116可以包括第一到第三子介電層 5117、5118 和 5119。
[0085]每個柱體5113中的P型硅表面層5114可以用作主體。與柱體5113相鄰的第一子介電層5117可以用作隧穿介電層，并且可以包括熱氧化層。
[0086]第二子介電層5118可以用作電荷儲存層。例如，第二子介電層5118可以用作電荷捕獲層，并且可以包括氮化物層或諸如氧化鋁層、或氧化鉿層等的金屬氧化物層。
[0087]與傳導材料5233相鄰的第三子介電層5119可以用作阻擋介電層。例如，與沿第一方向延伸的傳導材料5233相鄰的第三子介電層5119可以形成為單層或多層。所述第三子介電層5119可以是例如氧化鋁層、氧化鉿層或類似物的高k介電層，其具有大于第一子介電層5117和第二子介電層5118的介電常數(shù)。
[0088]傳導材料5233可以用作柵極或控制柵極。也就是說，柵極或控制柵極5233、阻擋介電層5119、電荷儲存層5118、隧穿介電層5117以及主體5114可以形成晶體管或存儲單元晶體管結構。例如，第一子介電層5117到第三子介電層5119可以形成氧化物-氮化物-氧化物(ONO)層結構。在實施例中，為了便于解釋，每個柱體5113的P型硅的表面層5114將被稱為沿第二方向的主體。
[0089]存儲塊BLKi可以包括多個柱體5113。也就是說，存儲塊BLKi可以包括多個NAND串NS。詳細而言，存儲塊BLKi可以包括多個沿第二方向延伸或沿垂直于襯底5111的方向延伸的NAND串NS。
[0090]每個NAND串NS可以包括多個設置在第二方向上的晶體管結構。每個NAND串NS的多個晶體管結構TS中的至少一個可以用作源極選擇晶體管SST。每個NAND串NS的多個晶體管結構TS中的至少一個可以用作接地選擇晶體管GST。
[0091]柵極或控制柵極可以對應于沿第一方向延伸的傳導材料5211到5291、5212到5292以及5213到5293。換句話說，柵極或控制柵極可以沿第一方向延伸并且形成字線以及至少兩種選擇線，例如至少一個源極選擇線SSL和至少一個接地選擇線GSL。
[0092]沿第三方向延伸的傳導材料5331到5333可以電耦接到NAND串NS中的一端。例如，沿第三方向延伸的傳導材料5331到5333可以用作位線BL。也就是說，在一個存儲塊BLKi中，多個NAND串NS可以電耦接到一個位線BL。
[0093]沿第一方向延伸的第二類型摻雜區(qū)域5311到5314可以被提供到NAND串NS的另一端。沿第一方向延伸的第二類型摻雜區(qū)域5311到5314可以用作公共源極線CSL。
[0094]也即，存儲塊BLKi包括多個沿與襯底5111垂直的方向(例如沿第二方向)延伸的NAND串NS，并且可以用作例如電荷捕獲型存儲器的NAND閃存存儲塊，其中多個NAND串NS電耦接到一個位線BL。
[0095]雖然在圖5到圖7中圖示的是沿第一方向延伸的傳導材料5211到5291、5212到5292以及5213到5293被提供為9層，然而應當注意到第一方向上延伸的傳導材料5211到5291,5212到5292以及5213到5293并不限于提供為9層。例如，沿第一方向延伸的傳導材料可以提供為8層、16層或任何多層。換句話說，在一個NAND串NS中，晶體管的數(shù)目可以是8、16或更多。
[0096]雖然在圖5到圖7中圖示的是3個NAND串NS電耦接到一個位線BL，然而應當注意到的是實施例并不限于3個NAND串NS電耦接到一個位線BL這一事實。例如，在存儲塊BLKi中，m個NAND串NS可以電耦接到一個位線BL，m為正整數(shù)。根據(jù)電耦接到一個位線BL的NAND串NS的數(shù)目，第一方向上延伸的傳導材料5211到5291、5212到5292以及5213到5293的數(shù)目以及公共源極線5311到5314的數(shù)目也可以被控制。
[0097]此外，雖然在圖5到圖7中圖示的是3個NAND串NS電耦接到沿第一方向延伸的一個傳導材料，應當注意的是實施例并不限于3個NAND串NS電耦接到沿第一方向延伸的一個傳導材料這一事實。例如，η個NAND串NS可以電耦接到沿第一方向延伸的一個傳導材料，η為正整數(shù)。根據(jù)電耦接到沿第一方向延伸的一個傳導材料的NAND串NS的數(shù)目，位線5331到5333的數(shù)目也可以被控制。
[0098]圖8是圖示了具有參照圖5到圖7描述的第一結構的存儲塊BLKi的等效電路圖。
[0099]參照圖8，在具有第一結構的特定塊BLKi中，NAND串NSll到NS31可以被提供在第一位線BLl與公共源極線CSL之間。第一位線BLl可以對應于圖5和圖6的傳導材料5331，其沿第三方向延伸。NAND串NS12到NS32可以被提供在第二位線BL2與公共源極線CSL之間。第二位線BL2可以對應于圖5和圖6的傳導材料5332，其沿第三方向延伸。NAND串NS13到NS33可以被提供在第三位線BL3與公共源極線CSL之間。第三位線BL3可以對應于圖5和圖6的傳導材料5333，其沿第三方向延伸。
[0100]每個NAND串NS的源極選擇晶體管SST可以電耦接到對應的位線BL。每個NAND串NS的接地選擇晶體管GST可以電耦接到公共源極線CSL。存儲單元MC可以被提供在每個NAND串NS的源極選擇晶體管SST與接地選擇晶體管GST之間。
[0101]在該實施例中，為了便于解釋，將作為示例來描述的是以行和列為單位來定義NAND串NS，并且共同電耦接到一個位線的NAND串NS可以形成一列。例如，電耦接到第一位線BLl的NAND串NSll到NS31可以對應于第一列，電耦接到第二位線BL2的NAND串N12到NS32可以對應于第二列，并且電耦接到第三位線BL3的NAND串NS13到NS33可以對應于第三列。電耦接到一個源極選擇線SSL的NAND串NS可以形成一行。例如，電耦接到第一源極選擇線SSLl的NAND串NSll到NS13可以形成第一行，電耦接到第二源極選擇線SSL2的NAND串NS21到NS23可以形成第二行，并且電耦接到第三源極選擇線SSL3的NAND串NS31到NS33可以形成第三行。
[0102]在每個NAND串NS中，可以定義高度。例如，在每個NAND串NS中，相鄰于接地選擇晶體管GST的存儲單元MCl的高度為值“ I ”。在每個NAND串NS中，從襯底5111起測量的存儲單元的高度隨著存儲單元逐漸接近源極選擇晶體管SST而增加。在每個NAND串NS中，相鄰于源極選擇晶體管SST的存儲單元MC6的高度為7。
[0103]在相同行中的NAND串NS的源極選擇晶體管SST可以共享源極選擇線SSL。在不同行中的NAND串NS的源極選擇晶體管SST可以分別電耦接到不同的源極選擇線SSLUSSL2和 SSL3。
[0104]在相同行中的NAND串NS的位于相同高度的存儲單元可以共享字線WL。也就是說，在相同的高度，電耦接到不同行的NAND串NS的存儲單元MC的字線WL可以彼此共同電耦接。在相同行的NAND串NS的位于相同高度的虛設存儲單元DMC可以共享虛設字線DWL。也即，在相同的高度或水平，電耦接到不同行中的NAND串NS的虛設存儲單元DMC的虛設字線DWL可以彼此電耦接。
[0105]例如，在提供有沿第一方向延伸的傳導材料5211到5291、5212到5292以及5213到5293的層中，位于相同水平或高度或?qū)拥淖志€WL或虛設字線DWL可以彼此共同電耦接。例如，沿第一方向延伸的傳導材料5211到5291、5212到5292以及5213到5293可以通過接觸共同電耦接至上層。在上層處，沿第一方向延伸的傳導材料5211到5291、5212到5292以及5213到5293可以彼此共同電耦接。換句話說，在相同行中的NAND串NS的接地選擇晶體管GST可以共享接地選擇線GSL。進一步，在不同行中的NAND串NS的接地選擇晶體管GST可以共享接地選擇線GSL。也就是說，NAND串NSll到NS13、NS21到NS23以及NS31到NS33可以共同電耦接到接地選擇線GSL。
[0106]公共源極線CSL可以共同電耦接到NAND串NS。例如，在襯底5111之上的有源區(qū)域之上，第一摻雜區(qū)域5311到第四摻雜區(qū)域5314可以彼此電耦接。例如，第一摻雜區(qū)域5311到第四摻雜區(qū)域5314可以通過接觸電耦接至上層，并且在上層處，第一摻雜區(qū)域5311到第四摻雜區(qū)域5314可以彼此共同電耦接。
[0107]也即，如圖8所示，具有相同高度或水平的字線WL可以彼此共同電耦接。相應地，當選擇了位于特定高度的特定字線WL，所有電耦接到該特定字線的NAND串NS可以被選擇。在不同行中的NAND串NS可以電耦接到不同源極選擇線SSL。相應地，在電耦接到相同字線WL的NAND串NS中，通過選擇源極選擇線SSLl到SSL3中的一個，位于未選擇的行中的NAND串NS可以與位線BLl到BL3電隔離。換句話說，通過選擇源極選擇線SSLl到SSL3中的一個，可以選擇一行NAND串NS。此外，通過選擇位線BLl到BL3中的一個，位