成隨機數(shù)序列；對所生成的隨機數(shù)序列執(zhí)行比特級運算以生成具有可編程概率分 布函數(shù)(PDF)的第一偽隨機數(shù)序列;生成另一隨機數(shù)序列；以及在第一序列與該另一序列之 間執(zhí)行比特級運算以生成具有可編程TOF的第二偽隨機數(shù)序列。
[0153] 圖14解說了根據(jù)本公開的某些方面的用于基于分布式權(quán)重存儲器1402和分布式 處理單元(神經(jīng)處理器）1404來操作人工神經(jīng)系統(tǒng)的前述方法的示例框圖1400。如圖14中所 解說的，一個存儲器組1402可直接與計算網(wǎng)絡(luò)(神經(jīng)網(wǎng)絡(luò)）的一個處理單元1404對接，其中 該存儲器組1402可存儲與該處理單元(神經(jīng)處理器）1404相關(guān)聯(lián)的變量(神經(jīng)信號）、突觸權(quán) 重和/或系統(tǒng)參數(shù)。在本公開的一方面，處理單元1404可被配置成:生成隨機數(shù)序列;對所生 成的隨機數(shù)序列執(zhí)行比特級運算以生成具有可編程概率分布函數(shù)(PDF)的第一偽隨機數(shù)序 列；生成另一隨機數(shù)序列；以及在第一序列與該另一序列之間執(zhí)行比特級運算以生成具有 可編程TOF的第二偽隨機數(shù)序列。
[0154] 圖15解說了根據(jù)本公開的某些方面的神經(jīng)網(wǎng)絡(luò)1500的示例實現(xiàn)。如圖15中所解說 的，神經(jīng)網(wǎng)絡(luò)1500可包括多個局部處理單元1502,它們可執(zhí)行以上描述的方法的各種操作。 每個處理單元1502可包括局部狀態(tài)存儲器1504和存儲該神經(jīng)網(wǎng)絡(luò)的參數(shù)的局部參數(shù)存儲 器1506。另外，處理單元1502可包括具有局部(神經(jīng)元)模型程序的存儲器1508、具有局部學(xué) 習(xí)程序的存儲器1510、以及局部連接存儲器1512。此外，如圖15中所解說的，每個局部處理 單元1502可與用于配置處理的單元1514對接并且與路由連接處理元件1516對接，單元1514 可提供對局部處理單元的局部存儲器的配置，元件1516提供局部處理單元1502之間的路 由。
[0155]根據(jù)本公開的某些方面，每個局部處理單元1502可被配置成基于神經(jīng)網(wǎng)絡(luò)的一個 或多個期望功能性特征來確定神經(jīng)網(wǎng)絡(luò)的參數(shù)，以及隨著所確定的參數(shù)被進(jìn)一步適配、調(diào) 諧和更新來使這一個或多個功能性特征朝著期望的功能性特征發(fā)展。
[0156]以上所描述的方法的各種操作可由能夠執(zhí)行相應(yīng)功能的任何合適的裝置來執(zhí)行。 這些裝置可包括各種硬件和/或軟件組件和/或模塊，包括但不限于電路、專用集成電路 (ASIC)、或處理器。例如，各個操作可由圖12-15中所示的各個處理器中的一個或多個來執(zhí) 行。一般而言，在存在附圖中解說的操作的場合，這些操作可具有帶相似編號的相應(yīng)配對裝 置加功能組件。例如，圖11中所解說的操作1100對應(yīng)于圖11A中所解說的裝置1100A。
[0157] 例如，用于顯示的裝置可包括顯示器（例如，監(jiān)視器、平面屏幕、觸摸屏等）、打印 機、或任何其他用于輸出數(shù)據(jù)以供視覺描繪(例如表、圖表或圖形）的合適裝置。用于處理的 裝置、用于接收的裝置、用于跟蹤的裝置、用于調(diào)節(jié)的裝置、用于更新的裝置、或用于確定的 裝置可包括處理系統(tǒng)，該處理系統(tǒng)可包括一個或多個處理器或處理單元。用于感測的裝置 可包括傳感器。用于存儲的裝置可包括可由處理系統(tǒng)訪問的存儲器或任何其它合適的存儲 設(shè)備(例如，RAM)。
[0158]如本文所使用的，術(shù)語"確定"涵蓋各種各樣的動作。例如，"確定"可包括演算、計 算、處理、推導(dǎo)、研究、查找(例如，在表、數(shù)據(jù)庫或其他數(shù)據(jù)結(jié)構(gòu)中查找）、查明、及類似動作。 而且，"確定"可包括接收(例如接收信息）、訪問（例如訪問存儲器中的數(shù)據(jù)）、及類似動作。 同樣，"確定"還可包括解析、選擇、選取、建立、及類似動作。
[0159]如本文所使用的，引述一列項目中的"至少一個"的短語是指這些項目的任何組 合，包括單個成員。作為示例，"a、b或c中的至少一者"旨在涵蓋:a、b、c、a-b、a-c、b-c、&& a-b-c〇
[0160] 結(jié)合本公開描述的各種解說性邏輯框、模塊、以及電路可用設(shè)計成執(zhí)行本文中描 述的功能的通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列 (FPGA)或其他可編程邏輯器件(PLD)、分立的門或晶體管邏輯、分立的硬件組件、或其任何 組合來實現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何市售 的處理器、控制器、微控制器、或狀態(tài)機。處理器還可以被實現(xiàn)為計算設(shè)備的組合，例如DSP 與微處理器的組合、多個微處理器、與DSP核心協(xié)同的一個或多個微處理器、或任何其它此 類配置。
[0161] 結(jié)合本公開所描述的方法或算法的步驟可直接在硬件中、在由處理器執(zhí)行的軟件 模塊中、或在這兩者的組合中體現(xiàn)。軟件模塊可駐留在本領(lǐng)域所知的任何形式的存儲介質(zhì) 中。可使用的存儲介質(zhì)的一些示例包括隨機存取存儲器(RAM)、只讀存儲器(R0M)、閃存、 EPROM存儲器、EEPR0M存儲器、寄存器、硬盤、可移動盤、CD-ROM，等等。軟件模塊可包括單條 指令、或許多條指令，且可分布在若干不同的代碼段上，分布在不同的程序間以及跨多個存 儲介質(zhì)分布。存儲介質(zhì)可被耦合到處理器以使得該處理器能從/向該存儲介質(zhì)讀寫信息。替 換地，存儲介質(zhì)可以被整合到處理器。
[0162] 本文所公開的方法包括用于實現(xiàn)所描述的方法的一個或多個步驟或動作。這些方 法步驟和/或動作可以彼此互換而不會脫離權(quán)利要求的范圍。換言之，除非指定了步驟或動 作的特定次序，否則具體步驟和/或動作的次序和/或使用可以改動而不會脫離權(quán)利要求的 范圍。
[0163] 所描述的功能可在硬件、軟件、固件或其任何組合中實現(xiàn)。如果以硬件實現(xiàn)，則示 例硬件配置可包括設(shè)備中的處理系統(tǒng)。處理系統(tǒng)可以用總線架構(gòu)來實現(xiàn)。取決于處理系統(tǒng) 的具體應(yīng)用和整體設(shè)計約束，總線可包括任何數(shù)目的互連總線和橋接器。總線可將包括處 理器、機器可讀介質(zhì)、以及總線接口的各種電路鏈接在一起?？偩€接口可用于尤其將網(wǎng)絡(luò)適 配器等經(jīng)由總線連接至處理系統(tǒng)。網(wǎng)絡(luò)適配器可用于實現(xiàn)信號處理功能。對于某些方面，用 戶接口（例如，按鍵板、顯示器、鼠標(biāo)、操縱桿，等等)也可以被連接到總線。總線還可以鏈接 各種其他電路，諸如定時源、外圍設(shè)備、穩(wěn)壓器、功率管理電路以及類似電路，它們在本領(lǐng)域 中是眾所周知的，因此將不再進(jìn)一步描述。
[0164]處理器可負(fù)責(zé)管理總線和一般處理，包括執(zhí)行存儲在機器可讀介質(zhì)上的軟件。處 理器可用一個或多個通用和/或?qū)Ｓ锰幚砥鱽韺崿F(xiàn)。示例包括微處理器、微控制器、DSP處理 器、以及其他能執(zhí)行軟件的電路系統(tǒng)。軟件應(yīng)當(dāng)被寬泛地解釋成意指指令、數(shù)據(jù)、或其任何 組合，無論是被稱作軟件、固件、中間件、微代碼、硬件描述語言、或其他。作為示例，機器可 讀介質(zhì)可包括RAM(隨機存取存儲器）、閃存、ROM(只讀存儲器）、PR0M(可編程只讀存儲器）、 EPR0M(可擦式可編程只讀存儲器）、EEPR0M(電可擦式可編程只讀存儲器）、寄存器、磁盤、光 盤、硬驅(qū)動器、或者任何其他合適的存儲介質(zhì)、或其任何組合。機器可讀介質(zhì)可被實施在計 算機程序產(chǎn)品中。該計算機程序產(chǎn)品可以包括包裝材料。
[0165] 在硬件實現(xiàn)中，機器可讀介質(zhì)可以是處理系統(tǒng)中與處理器分開的一部分。然而，如 本領(lǐng)域技術(shù)人員將容易領(lǐng)會的，機器可讀介質(zhì)或其任何部分可在處理系統(tǒng)外部。作為示例， 機器可讀介質(zhì)可包括傳輸線、由數(shù)據(jù)調(diào)制的載波、和/或與設(shè)備分開的計算機產(chǎn)品，所有這 些都可由處理器通過總線接口來訪問。替換地或補充地，機器可讀介質(zhì)或其任何部分可被 集成到處理器中，諸如高速緩存和/或通用寄存器文件可能就是這種情形。
[0166]處理系統(tǒng)可以被配置為通用處理系統(tǒng)，該通用處理系統(tǒng)具有一個或多個提供處理 器功能性的微處理器、以及提供機器可讀介質(zhì)中的至少一部分的外部存儲器，它們都通過 外部總線架構(gòu)與其他支持電路系統(tǒng)鏈接在一起。替換地，處理系統(tǒng)可以用帶有集成在單塊 芯片中的處理器、總線接口、用戶接口、支持電路系統(tǒng)、和至少一部分機器可讀介質(zhì)的ASIC (專用集成電路)來實現(xiàn)，或者用一個或多個FPGA(現(xiàn)場可編程門陣列）、PLD(可編程邏輯器 件）、控制器、狀態(tài)機、門控邏輯、分立硬件組件、或者任何其他合適的電路系統(tǒng)、或者能執(zhí)行 本公開通篇所描述的各種功能性的電路的任何組合來實現(xiàn)。取決于具體應(yīng)用和加諸于整體 系統(tǒng)上的總設(shè)計約束，本領(lǐng)域技術(shù)人員將認(rèn)識到如何最佳地實現(xiàn)關(guān)于處理系統(tǒng)所描述的功 能性。
[0167]機器可讀介質(zhì)可包括數(shù)個軟件模塊。這些軟件模塊包括當(dāng)由處理器執(zhí)行時使處理 系統(tǒng)執(zhí)行各種功能的指令。這些軟件模塊可包括傳送模塊和接收模塊。每個軟件模塊可以 駐留在單個存儲設(shè)備中或者跨多個存儲設(shè)備分布。作為示例，當(dāng)觸發(fā)事件發(fā)生時，可以從硬 驅(qū)動器中將軟件模塊加載到RAM中。在軟件模塊執(zhí)行期間，處理器可以將一些指令加載到高 速緩存中以提高訪問速度。隨后可將一個或多個高速緩存行加載到通用寄存器文件中以供 處理器執(zhí)行。在以下述及軟件模塊的功能性時，將理解此類功能性是在處理器執(zhí)行來自該 軟件模塊的指令時由該處理器來實現(xiàn)的。
[0168] 如果以軟件實現(xiàn)，則各功能可作為一條或多條指令或代碼存儲在計算機可讀介質(zhì) 上或藉其進(jìn)行傳送。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)兩者，這些介質(zhì)包括 促成計算機程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲介質(zhì)可以是能被計算機訪問的任何 可用介質(zhì)。作為示例而非限定，此類計算機可讀介質(zhì)可包括RAM、R0M、EEPR0M、CD-R0M或其他 光盤存儲、磁盤存儲或其他磁存儲設(shè)備、或能用于攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的期望 程序代碼且能被計算機訪問的任何其他介質(zhì)。任何連接也被正當(dāng)?shù)胤Q為計算機可讀介質(zhì)。 例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或無線技術(shù)(諸如紅 夕KIR)、無線電、以及微波)從web網(wǎng)站、服務(wù)器、或其他遠(yuǎn)程源傳送而來，則該同軸電纜、光 纖電纜、雙絞線、DSL或無線技術(shù)(諸如紅外、無線電、以及微波）就被包括在介質(zhì)的定義之 中。如本文中所使用的盤(disk)和碟（disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多用碟 (DVD)、軟盤、和藍(lán)光^碟，其中盤(disk)常常磁性地再現(xiàn)數(shù)據(jù)，而碟(disc)用激光來光學(xué)地 再現(xiàn)數(shù)據(jù)。因此，在一些方面，計算機可讀介質(zhì)可包括非瞬態(tài)計算機可讀介質(zhì)(例如，有形介 質(zhì)）。另外，對于其他方面，計算機可讀介質(zhì)可包括瞬態(tài)計算機可讀介質(zhì)（例如，信號）。上述 的組合應(yīng)當(dāng)也被包括在計算機可讀介質(zhì)的范圍內(nèi)。
[0169] 因此，某些方面可包括用于執(zhí)行本文中給出的操作的計算機程序產(chǎn)品。例如，此種 計算機程序產(chǎn)品可包括其上存儲(和/或編碼)有指令的計算機可讀介質(zhì)，這些指令能由一 個或多個處理器執(zhí)行以執(zhí)行本文中所描述的操作。對于某些方面，計算機程序產(chǎn)品可包括 包裝材料。
[0170] 另外，應(yīng)領(lǐng)會，用于執(zhí)行本文中所描述的方法和技術(shù)的模塊和/或其它恰適裝置能 由設(shè)備在適用的場合下載和/或以其他方式獲得。例如，此類設(shè)備能被耦合至服務(wù)器以促成 用于執(zhí)行本文中所描述的方法的裝置的轉(zhuǎn)移。替換地，本文中所描述的各種方法能經(jīng)由存 儲裝置(例如，RAM、R0M、諸如壓縮碟(CD)或軟盤之類的物理存儲介質(zhì)等)來提供，以使得一 旦將該存儲裝置耦合到或提供給設(shè)備，該設(shè)備就能獲得各種方法。此外，可利用適于向設(shè)備 提供本文所描述的方法和技術(shù)的任何其他合適的技術(shù)。