一種電子設(shè)備及通信系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種電子設(shè)備及通信系統(tǒng)。
【背景技術(shù)】
[0002]隨著平板電腦、筆記本電腦和臺式電腦等電子設(shè)備的普及，這些電子設(shè)備所承載的高清視頻、游戲等也不斷進入人們的工作和生活中，并成為人們職業(yè)或者生活的一部分。
[0003]目前，電子設(shè)備在運行游戲或者播放高清視頻的過程中，需要處理大量圖像數(shù)據(jù)，僅靠中央處理器CPU處理已經(jīng)不能滿足高速處理數(shù)據(jù)的需求，因此，電子設(shè)備逐漸加強了對多GPU(Graphic Processing Unit;圖形處理器)的支持，而多GPU技術(shù)在未來很有可能成為以游戲功能為主的筆記本電腦的一個重要解決方案。
[0004]然而，本申請發(fā)明人在實現(xiàn)本申請實施例中發(fā)明技術(shù)方案的過程中，發(fā)現(xiàn)上述技術(shù)至少存在如下技術(shù)問題:
[0005]現(xiàn)有技術(shù)中，多GHJ技術(shù)通常采用物理連接方式實現(xiàn)電子設(shè)備和多GHJ之間的連接，也就是說電子設(shè)備上需要有與GPU連接的接口才能實現(xiàn)連接，而筆記本電腦上通常還會有其他的接口，如:USB接口、網(wǎng)卡接口、VGA接口等，可見，通過物理接口實現(xiàn)電子設(shè)備與多GHJ的連接，不利于電子設(shè)備的外觀設(shè)計。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實施例提供一種電子設(shè)備及通信系統(tǒng)，用于解決現(xiàn)有技術(shù)中存在的，電子設(shè)備通過物理接口實現(xiàn)與多GPU的連接，不利于電子設(shè)備的外觀設(shè)計的技術(shù)問題。
[0007]—方面，本申請實施例提供一種第一電子設(shè)備，包括:
[0008]第一處理器，與第一無線通信模塊連接；
[0009]其中，所述第一無線通信模塊能夠與設(shè)置在第二電子設(shè)備的中的第二無線通信模塊建立無線連接，所述第一處理器通過所述無線連接將數(shù)據(jù)發(fā)送至所述第二電子設(shè)備中的第二處理器，并接收所述第二電子設(shè)備返回的對所述數(shù)據(jù)進行處理后得到的數(shù)據(jù)。
[0010]可選的，所述第一處理器通過第一數(shù)據(jù)鏈路與所述第一無線通信模塊連接，其中，所述第一數(shù)據(jù)鏈路包括M條數(shù)據(jù)通路，M為大于I的正整數(shù)。
[0011 ]可選的，所述第一數(shù)據(jù)鏈路為PCIE鏈路。
[0012]可選的，所述第一電子設(shè)備還包括:
[0013]第一可編程邏輯芯片，用于將所述第一處理器需要發(fā)送至所述第二處理器的低速信號整合為高速信號。
[0014]可選的，所述第一可編程邏輯芯片通過第二數(shù)據(jù)鏈路與所述第一無線通信模塊連接;其中，所述第二數(shù)據(jù)鏈路為USB鏈路，SATA鏈路或者PCIE鏈路。
[0015]另一方面，本申請實施例還提供一種通信系統(tǒng)，包括:
[0016]第一電子設(shè)備，包括第一處理器，與第一無線通信模塊連接；
[0017]第二電子設(shè)備，包括第二處理器，與第二無線通信模塊連接；
[0018]其中，所述第一處理器通過所述第一無線通信模塊和所述第二無線通信模塊之間建立的無線連接將數(shù)據(jù)發(fā)送至所述第二處理器，所述第二處理器對所述數(shù)據(jù)進行處理，并將處理后的數(shù)據(jù)發(fā)送至所述第一處理器。
[0019]可選的，所述第一處理器通過第一數(shù)據(jù)鏈路與所述第一無線通信模塊連接；
[0020]所述第二處理器通過第三數(shù)據(jù)鏈路與所述第二無線通信模塊連接；
[0021 ]其中，所述第一數(shù)據(jù)鏈路包括M條數(shù)據(jù)通路，所述第三數(shù)據(jù)鏈路包括N條數(shù)據(jù)通路，M，N為大于I的正整數(shù)。
[0022]可選的，所述第一數(shù)據(jù)鏈路和所述第三數(shù)據(jù)鏈路為PCIE鏈路。
[0023]可選的，所述第一電子設(shè)備還包括:
[0024]第一可編程邏輯芯片，用于將所述第一處理器需要發(fā)送至所述第二處理器的低速信號整合為高速信號；
[0025]所述第二電子設(shè)備還包括:第二可編程邏輯芯片，用于將接收到的高速信號分解為低速信號。
[0026]可選的，所述第一可編程邏輯芯片通過第二數(shù)據(jù)鏈路與所述第一無線通信模塊連接；
[0027]所述第二可編程邏輯芯片通過第四數(shù)據(jù)鏈路與所述第二無線通信模塊連接；
[0028]其中，所述第二數(shù)據(jù)鏈路和所述第四數(shù)據(jù)鏈路為USB鏈路，SATA鏈路或者PCIE鏈路。
[0029]本申請實施例中的上述一個或多個技術(shù)方案，至少具有如下一種或多種技術(shù)效果:
[0030]1、本申請實施例的方案中，第一電子設(shè)備包括第一處理器和第一無線通信模塊，第二電子設(shè)備包括第二處理器和第二無線通信模塊，第一無線通信模塊能夠與第二無線通信模塊建立無線連接，然后第一處理器通過所述無線連接將需要處理的數(shù)據(jù)發(fā)送至第二處理器，并接收第二電子設(shè)備返回的對數(shù)據(jù)進行處理后得到的數(shù)據(jù)。
[0031]本申請實施例的方案中，第一處理器可以為CPU，第二處理器可以為GPU，通過第一無線通信模塊和第二無線通信模塊實現(xiàn)了 CPU和GPU之間的連接，避免了使用物理接口對CPU和GPU進行連接，從而解決了現(xiàn)有技術(shù)中存在的電子設(shè)備通過物理接口實現(xiàn)與多GPU的連接，不利于電子設(shè)備的外觀設(shè)計的技術(shù)問題，實現(xiàn)了電子設(shè)備通過無線連接，擴展GPU的技術(shù)效果。
[0032]2、本申請實施例的方案中，第一處理器通過第一數(shù)據(jù)鏈路與第一無線通信模塊連接，其中，第一數(shù)據(jù)鏈路包括M條數(shù)據(jù)通路，M為大于I的正整數(shù)。由于多GPU技術(shù)需要較大的帶寬，如果帶寬太小，就會造成數(shù)據(jù)高延遲。本申請實施例的方案中，通過多通道數(shù)據(jù)傳輸，實現(xiàn)了高帶寬，低延遲的技術(shù)效果。
[0033]3、本申請實施例的方案中，第一電子設(shè)備還包括:第一可編程邏輯芯片，用于將所述第一處理器需要發(fā)送至所述第二處理器的低速信號整合為高速信號。由于數(shù)據(jù)鏈路為高速數(shù)據(jù)鏈路，用于傳輸高速信號，對于電子設(shè)備中的一些低速信號，如:控制信號，可以通過第一可編程邏輯芯片將低速信號整合為高速信號進行傳輸，進而實現(xiàn)了利用高速數(shù)據(jù)鏈路傳輸?shù)退傩盘柕募夹g(shù)效果。
【附圖說明】
[0034]為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡要介紹。
[0035]圖1為本申請實施例中第一電子設(shè)備的硬件結(jié)構(gòu)示意圖；
[0036]圖2為本申請實施例中第二電子設(shè)備的硬件結(jié)構(gòu)示意圖；
[0037]圖3為本申請實施例中的通信系統(tǒng)的硬件結(jié)構(gòu)示意圖。
【具體實施方式】
[0038]在本申請實施例提供的技術(shù)方案中，通過電子設(shè)備中的無線通信模塊實現(xiàn)了CPU和GPU之間的連接，避免了使用物理接口對CPU和GPU進行連接，從而解決了現(xiàn)有技術(shù)中存在的電子設(shè)備通過物理接口實現(xiàn)與多GHJ的連接，不利于電子設(shè)備的外觀設(shè)計的技術(shù)問題，實現(xiàn)了電子設(shè)備通過無線連接，擴展GPU的技術(shù)效果。
[0039]下面通過附圖以及具體實施例對本發(fā)明技術(shù)方案做詳細的說明，應(yīng)當理解本申請實施例以及實施例中的具體特征是對本發(fā)明技術(shù)方案的詳細的說明，而不是對本發(fā)明技術(shù)方案的限定，在不沖突的情況下，本申請實施例以及實施例中的技術(shù)特征可以相互組合。
[0040]本申請實施例中，第一電子設(shè)備可以為筆記本電腦，臺式電腦等設(shè)備;第二電子設(shè)備可以為具有GPU的設(shè)備，第二電子設(shè)備可以作為第一電子設(shè)備的擴展GPU。
[0041]如圖1所示，為本申請實施例中的第一電子設(shè)備的硬件結(jié)構(gòu)示意圖，所述第一電子設(shè)備包括:第一處理器10，與第一無線通信模塊11連接；
[0042]如圖2所示，為本申請實施例中的第二電子設(shè)備的硬件結(jié)構(gòu)示意圖。所述第二電子設(shè)備包括:第二處理器20和第二無線通信模塊21，第二處理器20與第二無線通信模塊21連接。
[0043]其中，所述第一無線通信模塊11能夠與第二電子設(shè)備的中的第二無線通信模塊21建立無線連接，所述第一處理器10通過所述無線連接將數(shù)據(jù)發(fā)送至所述第二電子設(shè)備中的第二處理器20，并接收所述第二電子設(shè)備返回的對所述數(shù)據(jù)進行處理后得到的數(shù)據(jù)。
[0044]舉例來講，第一電子設(shè)備在運行游戲，播放高清視頻的過程中，需要對大量圖形進行處理，第一處理器10可以通過第一無線通信模塊11將需要處理的數(shù)據(jù)發(fā)送至第二處理器20，第二處理器20在對需要處理的數(shù)據(jù)進行處理后，將處理后的數(shù)據(jù)通過第二無線通信模塊21發(fā)送至第一處理器10。
[0045]在具體實施過程中，第一處理器10可以為CPU，第二處理器20可以為GPU，從而實現(xiàn)電子設(shè)備通過無線連接擴展GPU。進一步，第二處理器20可以為一個或多個，從而實現(xiàn)電子設(shè)備對多GHJ的支持。
[0046]本申請實施例中，第一無線通信模塊11和第二無線通信模塊21可以為近場通信芯片，如:NFC芯片。
[0047]本申請實施例中，所述第一處理器10通過第一數(shù)據(jù)鏈路12與所述第一無線通信模塊11連接，其中，所述第一數(shù)據(jù)鏈路12包括M條數(shù)據(jù)通路，M為大于I的正整數(shù)。
[0048]本申請實施例中，第一數(shù)據(jù)鏈路12為PCIE(PC1-Express，總線和接口標準)鏈路，可以為PCIE X 1、PCIE X 4、PCIE X 16或PCIE X 32等寬度的PCIE鏈路。
[0049]具體的，如圖3所示，第一數(shù)據(jù)鏈路12包括多條數(shù)據(jù)通路(PCIElane)，每條數(shù)據(jù)通路都與第一電子設(shè)備的第一無線通信模塊11連接。則第一無線通信模塊11可以包括多個無線通信芯片，使得第一數(shù)據(jù)鏈路12中的每條數(shù)據(jù)通路與多個無線通信芯片中的一個無線通信芯片連接。換言之，第一電子設(shè)備可以通過一條數(shù)據(jù)鏈路和一個無線通信芯片組成一個無線傳輸通道，進而通過多條數(shù)據(jù)鏈路和多個無線通信芯片組成多個無線通道。由于每個無線通道都對應(yīng)相應(yīng)的數(shù)據(jù)通路，而每條數(shù)據(jù)通路都具有一定帶寬，進而實現(xiàn)高帶寬多通道傳輸。
[0050]對應(yīng)的，在第二電子設(shè)備中，第二處理器20和第二無線通信模塊21通過第三數(shù)據(jù)鏈路22連接。其中，所述第三數(shù)據(jù)鏈路22包括N條數(shù)據(jù)通路，N為大于I的正整數(shù)。
[0051]具體的，第三數(shù)據(jù)鏈路22包括多條數(shù)據(jù)通路，每條數(shù)據(jù)通路都與第二電子設(shè)備的第二無線通信模塊21連接。則第二無線通信模塊21可以包括多個無線通信芯片，第三數(shù)據(jù)鏈路22中的每條數(shù)據(jù)通路與多個無線通信芯片中的一個無線通信芯片連接。換言之，第二電子設(shè)備可以通過一條數(shù)據(jù)鏈路和一個無線通信芯片