右移位控制信號515來相應(yīng)地控制移位電路505。取決于移位功能是否被激活，解碼器420相應(yīng)地通過第二地址信號407控制第二復(fù)用器405。
[0051]在另一實(shí)施例中，反相器510充當(dāng)功能單元400，如圖5C所示。因?yàn)檩敵?01是多位字，所以將領(lǐng)會，反相器510包括多個(gè)單位反相器。注意，反相器510不需要來自解碼器420的控制信號。結(jié)果所得的條件路由和/或就地功能性顯著地增強(qiáng)了 RICA靈活性和性能。例如，RICA中的開關(guān)盒陣列可被配置成對像素?cái)?shù)據(jù)執(zhí)行滑動窗口算法。在任何給定計(jì)算周期，開關(guān)盒的子集被配置成形成計(jì)算集合。在后續(xù)周期，該子集在行方向上移位。一旦將該子集移位到行的末尾，它就可向上或向下移動以繼續(xù)處理像素?cái)?shù)據(jù)。這樣的條件移動可以使用本文所公開的RICA條件路由和就地功能性來容易地實(shí)現(xiàn)。
[0052]示例使用方法
[0053]示例方法的流程圖在圖6中提供。該方法相關(guān)于安排在開關(guān)盒陣列中而被相鄰開關(guān)盒集合包圍的第一開關(guān)盒來被定義，并且開始于步驟600，從相鄰開關(guān)盒中的每一者接收多個(gè)輸入通道。步驟600的示例針對圖2中的開關(guān)盒205來示出，它接收來自北、南、東、以及西方向上的相鄰開關(guān)盒的輸入通道。該方法進(jìn)至步驟605，對接收到的輸入通道中的至少一者執(zhí)行邏輯運(yùn)算以形成指令單元輸出。示例指令單元是圖1B的ALU 110，因?yàn)锳LU 110從在ALU的開關(guān)盒處接收到的輸入通道中的一者或多者形成指令單元輸出。步驟610包括對從包括指令單元輸出和來自該集合中的每一相鄰開關(guān)盒的輸入通道的信號群中選擇的信號進(jìn)行解碼以形成第一地址信號。該方法還包括步驟615，響應(yīng)于第一地址信號，從信號群中選擇信號以形成到相鄰開關(guān)盒中的給定一個(gè)開關(guān)盒的輸出通道。圖4的復(fù)用器輸出401是這樣的選擇的解說。
[0054]如本領(lǐng)域普通技術(shù)人員至此將會領(lǐng)會并取決于手頭的具體應(yīng)用的，可以在本公開的設(shè)備的材料、裝置、配置和使用方法上做出許多修改、替換和變動而不會脫離本公開的精神和范圍。有鑒于此，本公開的范圍不應(yīng)當(dāng)被限定于本文中所解說和描述的特定實(shí)施例(因?yàn)槠鋬H是藉其一些示例來解說和描述的)，而應(yīng)當(dāng)與所附權(quán)利要求及其功能等同方案完全相當(dāng)。
【主權(quán)項(xiàng)】
1.一種電路，包括: 多個(gè)開關(guān)盒，其中每一開關(guān)盒包括輸入/輸出(I/o)端口集合，每一 I/O端口被配置成接收多個(gè)輸入通道并輸出多個(gè)輸出通道； 其中每一 I/O端口包括與所述多個(gè)輸出通道相對應(yīng)的多個(gè)條件路由電路，用于每一開關(guān)盒的i/o端口的每一條件路由電路包括: 第一復(fù)用器，其被配置成響應(yīng)于第一地址信號而從信號群中進(jìn)行選擇以形成復(fù)用器輸出，所述信號群包括從所述開關(guān)盒的所述I/o端口集合中剩余的每一 I/O端口接收到的輸入通道；以及 解碼器，其被配置成形成所述第一地址信號，所述解碼器能配置成按靜態(tài)路由操作模式來操作，在所述靜態(tài)路由操作模式中所述第一地址信號不依賴于所述信號群，所述解碼器進(jìn)一步能配置成按條件路由操作模式來操作，在所述條件路由操作模式中所述第一地址信號依賴于來自所述輸入信號群的解碼器選擇的信號，其中所述條件路由電路能配置成驅(qū)動所述復(fù)用器輸出作為所述條件路由電路的輸出通道。2.如權(quán)利要求1所述的電路，其特征在于，每一開關(guān)盒包括指令單元，所述指令單元被配置成對由用于所述開關(guān)盒的I/o端口集合中的I/O端口之一接收到的輸入通道中的至少一者執(zhí)行邏輯運(yùn)算以產(chǎn)生指令單元輸出，并且其中所述信號群進(jìn)一步包括所述指令單元輸出。3.如權(quán)利要求2所述的電路，其特征在于，所述多個(gè)開關(guān)盒按行和列來安排，并且其中用于每一開關(guān)盒的所述I/o端口集合包括一對相對的行I/O端口和一對相對的列I/O端□ ο4.如權(quán)利要求1所述的電路，其特征在于，用于每一開關(guān)盒的I/O端口的條件路由電路的每一解碼器能響應(yīng)于來自配置字的配置位來配置，以使所述開關(guān)盒被配置成從其條件路由電路的第一復(fù)用器的信號群進(jìn)行選擇來形成所述解碼器選擇的信號。5.如權(quán)利要求1所述的電路，其特征在于，每一解碼器被配置成解碼來自所述解碼器選擇的信號的位子集以形成所述第一地址信號。6.如權(quán)利要求1所述的電路，其特征在于，每一條件路由電路進(jìn)一步包括被配置成對所述條件路由電路的復(fù)用器輸出執(zhí)行邏輯運(yùn)算以形成功能單元輸出的功能單元。7.如權(quán)利要求5所述的電路，其特征在于，每一解碼器被進(jìn)一步配置成形成第二地址信號，并且其中每一條件路由電路進(jìn)一步包括被配置成響應(yīng)于所述第二地址信號而在所述條件路由電路的復(fù)用器輸出與所述條件路由電路的功能單元輸出之間進(jìn)行選擇以形成對應(yīng)輸出通道的第二復(fù)用器。8.如權(quán)利要求6所述的電路，其特征在于，所述功能單元中的至少一者包括寄存器。9.如權(quán)利要求6所述的電路，其特征在于，所述功能單元中的至少一者包括移位電路。10.如權(quán)利要求1所述的電路，其特征在于，每一解碼器進(jìn)一步能配置成按所述條件路由操作模式來操作，以使得所述第一復(fù)用器被配置成響應(yīng)于所述第一地址信號而從其信號群中除所述解碼器選擇的信號之外的信號進(jìn)行選擇以形成所述復(fù)用器輸出。11.如權(quán)利要求1所述的電路，其特征在于，所述指令單元中的至少一者包括算術(shù)邏輯單元(ALU)。12.如權(quán)利要求3所述的電路，其特征在于，每一開關(guān)盒的列I/O端口中的每一第一復(fù)用器被配置成從來自所述開關(guān)盒中的每一行I/o端口的接收到的輸入通道中以及從來自所述開關(guān)盒中的其余列I/o端口的接收到的輸入通道中進(jìn)行選擇。13.如權(quán)利要求3所述的電路，其特征在于，每一開關(guān)盒中的每一行I/O端口中的每一第一復(fù)用器被配置成從來自所述開關(guān)盒中的每一列I/O端口的接收到的輸入通道中以及從來自所述開關(guān)盒中的其余行I/O端口的接收到的輸入通道中進(jìn)行選擇。14.一種方法，包括: 對于安排在開關(guān)盒陣列中而被相鄰開關(guān)盒集合包圍的第一開關(guān)盒，從所述相鄰開關(guān)盒中的每一者接收多個(gè)輸入通道； 對接收到的輸入通道中的至少一者執(zhí)行邏輯運(yùn)算以形成指令單元輸出； 對來自包括指令單元輸出和從所述集合中的每一相鄰開關(guān)盒接收到的輸入通道的信號群的解碼器選擇的信號進(jìn)行解碼以形成第一地址信號；以及 響應(yīng)于所述第一地址信號，從所述信號群中選擇以形成到所述相鄰開關(guān)盒中的給定一個(gè)開關(guān)盒的輸出通道。15.如權(quán)利要求14所述的方法，其特征在于，進(jìn)一步包括響應(yīng)于用于所述第一開關(guān)盒的配置字中的配置位來從所述信號群中選擇所述解碼器選擇的信號。16.如權(quán)利要求15所述的方法，其特征在于，從所述信號群中選擇所述解碼器選擇的信號進(jìn)一步響應(yīng)于所述信號群中的每一個(gè)信號的邏輯狀態(tài)。17.如權(quán)利要求14所述的方法，其特征在于，形成所述輸出通道包括: 從所述信號群中選擇以形成復(fù)用器輸出 對所述復(fù)用器輸出執(zhí)行邏輯運(yùn)算以形成功能單元輸出；以及 在所述復(fù)用器輸出與所述功能單元輸出之間進(jìn)行選擇以形成所述輸出通道。18.—種電路，包括: 多個(gè)開關(guān)盒，其中每一開關(guān)盒包括: 輸入/輸出(I/O)端口集合，每一 I/O端口被配置成接收多個(gè)輸入通道并輸出多個(gè)輸出通道；其中每一 I/O端口包括: 用于有條件地從來自所述集合中剩余的每一 I/o端口的接收到的輸入通道進(jìn)行選擇以形成所述I/o端口的多個(gè)輸出通道的裝置。19.如權(quán)利要求18所述的電路，其特征在于，每一裝置被配置成用功能運(yùn)算有條件地處理所選輸入通道以形成所述I/o端口的多個(gè)輸出通道。20.如權(quán)利要求18所述的電路，其特征在于，每一裝置包括解碼器。
【專利摘要】公開了包括開關(guān)盒陣列的可重配置指令單元陣列。該陣列內(nèi)的每一開關(guān)盒包括被配置成接收來自該陣列中的相鄰開關(guān)盒的多個(gè)輸入通道的I/O端口集合。在開關(guān)盒內(nèi)，I/O端口之一有條件地從由開關(guān)盒中的其余I/O端口接收到的輸入通道中進(jìn)行選擇以形成要被驅(qū)動到該陣列中的相鄰開關(guān)盒的多個(gè)輸出通道。
【IPC分類】G06F15/78
【公開號】CN105247505
【申請?zhí)枴緾N201480030820
【發(fā)明人】I·諾西亞斯, S·赫瓦姆, M·I·R·穆爾
【申請人】高通股份有限公司
【公開日】2016年1月13日
【申請日】2014年5月27日
【公告號】EP3005140A2, US20140359174, WO2014193851A2, WO2014193851A3