一種處理訪存請(qǐng)求的方法和節(jié)點(diǎn)控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，具體涉及一種處理訪存請(qǐng)求的方法和節(jié)點(diǎn)控制器。
【背景技術(shù)】
[0002]隨著計(jì)算機(jī)技術(shù)的迅速發(fā)展，大規(guī)模的CC-NUMA(Cache Coherent Non-UniformMemory Access，緩存一致性非一致內(nèi)存訪問)系統(tǒng)的應(yīng)用日益廣泛。CC-NUMA系統(tǒng)包括多個(gè)節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)由處理器和節(jié)點(diǎn)控制器構(gòu)成，其中，節(jié)點(diǎn)控制器用于擴(kuò)展系統(tǒng)規(guī)模以及維護(hù)全局緩存的一致性，即，需要同時(shí)維護(hù)各節(jié)點(diǎn)邏輯域間以及節(jié)點(diǎn)內(nèi)各物理域間的緩存一致性。
[0003]現(xiàn)有技術(shù)中，每個(gè)節(jié)點(diǎn)內(nèi)的緩存一致性域由一顆處理器和一個(gè)節(jié)點(diǎn)控制器構(gòu)成。例如，若構(gòu)建一個(gè)由64顆僅支持域內(nèi)2個(gè)處理器ID的處理器組成的CC-NUMA系統(tǒng)，每個(gè)處理器對(duì)應(yīng)L個(gè)緩存行，必須使用至少64個(gè)節(jié)點(diǎn)控制器，每個(gè)節(jié)點(diǎn)控制器的RP(RemoteProxy，遠(yuǎn)端內(nèi)存代理)和LP (Local Proxy，本地內(nèi)存代理)的目錄項(xiàng)分別為:2bit+lbit=3bit、2bit+63bit = 65bit，節(jié)點(diǎn)控制器的目錄項(xiàng)共占 63*L* (3bit+65bit) *64 =274176Lbit = (267.75L)Kb。因此，現(xiàn)有技術(shù)增加了跨域處理和域間通信的開銷，導(dǎo)致訪問遠(yuǎn)端內(nèi)存的顯著下降，且系統(tǒng)規(guī)模越大，訪問遠(yuǎn)端內(nèi)存的下降越明顯。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供了一種處理訪存請(qǐng)求的方法和節(jié)點(diǎn)控制器，以解決現(xiàn)有技術(shù)中跨域處理和域間通信的開銷較大的缺陷。
[0005]本發(fā)明提供了一種處理訪存請(qǐng)求的方法，包括以下步驟:
[0006]第一節(jié)點(diǎn)控制器接收來自第一處理器的訪存請(qǐng)求；
[0007]所述第一節(jié)點(diǎn)控制器將所述訪存請(qǐng)求轉(zhuǎn)發(fā)給與所述訪存請(qǐng)求對(duì)應(yīng)的處理器，并接收與所述訪存請(qǐng)求對(duì)應(yīng)的處理器返回的訪存應(yīng)答；
[0008]所述第一節(jié)點(diǎn)控制器將所述訪存應(yīng)答發(fā)送給所述第一處理器，接收所述第一處理器返回的一致性狀態(tài)信息，并對(duì)來自所述第一處理器的一致性狀態(tài)信息進(jìn)行記錄。
[0009]可選地，與所述訪存請(qǐng)求對(duì)應(yīng)的處理器為本地節(jié)點(diǎn)中的第二處理器；
[0010]所述第一節(jié)點(diǎn)控制器將所述訪存請(qǐng)求轉(zhuǎn)發(fā)給與所述訪存請(qǐng)求對(duì)應(yīng)的處理器，具體為:
[0011]所述第一節(jié)點(diǎn)控制器中的LP向所述第二處理器轉(zhuǎn)發(fā)所述訪存請(qǐng)求。
[0012]可選地，所述第一節(jié)點(diǎn)控制器中的LP向所述第二處理器轉(zhuǎn)發(fā)所述訪存請(qǐng)求之后，還包括:
[0013]所述第一節(jié)點(diǎn)控制器中的LP接收所述第二處理器返回的一致性狀態(tài)信息，對(duì)來自所述第二處理器的一致性狀態(tài)信息進(jìn)行記錄。
[0014]可選地，與所述訪存請(qǐng)求對(duì)應(yīng)的處理器為遠(yuǎn)端節(jié)點(diǎn)中的第三處理器；
[0015]所述第一節(jié)點(diǎn)控制器將所述訪存請(qǐng)求轉(zhuǎn)發(fā)給與所述訪存請(qǐng)求對(duì)應(yīng)的處理器，并接收與所述訪存請(qǐng)求對(duì)應(yīng)的處理器返回的訪存應(yīng)答，具體為:
[0016]所述第一節(jié)點(diǎn)控制器中的RP通過第二節(jié)點(diǎn)控制器向所述第三處理器轉(zhuǎn)發(fā)所述訪存請(qǐng)求，并通過所述第二節(jié)點(diǎn)控制器接收所述第三處理器返回的訪存應(yīng)答，所述第二節(jié)點(diǎn)控制器為所述遠(yuǎn)端節(jié)點(diǎn)中的節(jié)點(diǎn)控制器。
[0017]可選地，所述第一節(jié)點(diǎn)控制器接收所述第一處理器返回的一致性狀態(tài)信息之后，還包括:
[0018]所述第一節(jié)點(diǎn)控制器將來自所述第一處理器的一致性狀態(tài)信息發(fā)送給所述第二節(jié)點(diǎn)控制器。
[0019]可選地，所述第一節(jié)點(diǎn)控制器將所述訪存請(qǐng)求轉(zhuǎn)發(fā)給與所述訪存請(qǐng)求對(duì)應(yīng)的處理器之前，還包括:
[0020]所述第一節(jié)點(diǎn)控制器對(duì)所述訪存請(qǐng)求對(duì)應(yīng)的處理器進(jìn)行判斷。
[0021]可選地，所述第一節(jié)點(diǎn)控制器對(duì)訪存請(qǐng)求對(duì)應(yīng)的處理器進(jìn)行判斷，具體為:
[0022]所述第一節(jié)點(diǎn)控制器查詢自身存儲(chǔ)的目錄，如果在LP中查找到所述訪存請(qǐng)求對(duì)應(yīng)的信息，則確定所述訪存請(qǐng)求對(duì)應(yīng)的處理器為本地節(jié)點(diǎn)中的第二處理器；如果在RP中查找到所述訪存請(qǐng)求對(duì)應(yīng)的信息，則確定所述訪存請(qǐng)求對(duì)應(yīng)的處理器是遠(yuǎn)端節(jié)點(diǎn)中的第三處理器。
[0023]本發(fā)明還提供了一種節(jié)點(diǎn)控制器，包括:
[0024]第一接收模塊，用于接收來自第一處理器的訪存請(qǐng)求；
[0025]第一收發(fā)模塊，用于將所述第一接收模塊接收到的所述訪存請(qǐng)求轉(zhuǎn)發(fā)給與所述訪存請(qǐng)求對(duì)應(yīng)的處理器，并接收與所述訪存請(qǐng)求對(duì)應(yīng)的處理器返回的訪存應(yīng)答；
[0026]第二收發(fā)模塊，用于將所述第一收發(fā)模塊接收到的所述訪存應(yīng)答發(fā)送給所述第一處理器，接收所述第一處理器返回的一致性狀態(tài)信息；
[0027]第一記錄模塊，用于對(duì)所述第二收發(fā)模塊接收到的來自所述第一處理器的一致性狀態(tài)?目息進(jìn)彳T記錄。
[0028]可選地，與所述訪存請(qǐng)求對(duì)應(yīng)的處理器為本地節(jié)點(diǎn)中的第二處理器。
[0029]可選地，所述的節(jié)點(diǎn)控制器，還包括:
[0030]第二接收模塊，用于接收所述第二處理器返回的一致性狀態(tài)信息；
[0031]所述記錄模塊，還用于對(duì)來自所述第二處理器的一致性狀態(tài)信息進(jìn)行記錄。
[0032]可選地，與所述訪存請(qǐng)求對(duì)應(yīng)的處理器為遠(yuǎn)端節(jié)點(diǎn)中的第三處理器；
[0033]所述第一收發(fā)模塊，具體用于通過所述遠(yuǎn)端節(jié)點(diǎn)中的節(jié)點(diǎn)控制器向所述第三處理器轉(zhuǎn)發(fā)所述訪存請(qǐng)求，并通過所述遠(yuǎn)端節(jié)點(diǎn)中的節(jié)點(diǎn)控制器接收所述第三處理器返回的訪存應(yīng)答。
[0034]可選地，所述的節(jié)點(diǎn)控制器，還包括:
[0035]第一發(fā)送模塊，用于將所述第二收發(fā)模塊接收到的來自所述第一處理器的一致性狀態(tài)信息發(fā)送給所述第二節(jié)點(diǎn)控制器。
[0036]可選地，所述的節(jié)點(diǎn)控制器，還包括:
[0037]判斷模塊，用于對(duì)所述第一接收模塊接收到的訪存請(qǐng)求對(duì)應(yīng)的處理器進(jìn)行判斷。
[0038]可選地，所述的節(jié)點(diǎn)控制器，還包括:
[0039]存儲(chǔ)模塊，用于存儲(chǔ)目錄；
[0040]所述判斷模塊，具體用于查詢所述存儲(chǔ)模塊存儲(chǔ)的目錄，如果在LP中查找到所述訪存請(qǐng)求對(duì)應(yīng)的信息，則確定所述訪存請(qǐng)求對(duì)應(yīng)的處理器為本地節(jié)點(diǎn)中的第二處理器；如果在RP中查找到所述訪存請(qǐng)求對(duì)應(yīng)的信息，則確定所述訪存請(qǐng)求對(duì)應(yīng)的處理器是遠(yuǎn)端節(jié)點(diǎn)中的第三處理器。
[0041]本發(fā)明能夠減少節(jié)點(diǎn)控制器的數(shù)量，進(jìn)而減少節(jié)點(diǎn)控制器所占內(nèi)存空間，降低節(jié)點(diǎn)間互連規(guī)模，簡化節(jié)點(diǎn)間拓?fù)?，提升系統(tǒng)性能，對(duì)于互連端口數(shù)目和能夠支持的域內(nèi)處理器ID數(shù)量非常有限的處理器而言，效果更加顯著。
【附圖說明】
[0042]圖1為本發(fā)明實(shí)施例中的一種節(jié)點(diǎn)系統(tǒng)的結(jié)構(gòu)示意圖；
[0043]圖2為本發(fā)明實(shí)施例中的一種節(jié)點(diǎn)的結(jié)構(gòu)示意圖；
[0044]圖3為本發(fā)明實(shí)施例中的另一種節(jié)點(diǎn)的結(jié)構(gòu)示意圖；
[0045]圖4為本發(fā)明實(shí)施例中的一種處理訪存請(qǐng)求的方法流程圖；
[0046]圖5為本發(fā)明實(shí)施例中的RP中存儲(chǔ)的目錄的結(jié)構(gòu)示意圖；
[0047]圖6為本發(fā)明實(shí)施例中的LP中存儲(chǔ)的目錄的結(jié)構(gòu)示意圖；
[0048]圖7為本發(fā)明實(shí)施例中的一種節(jié)點(diǎn)控制器的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0049]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0050]需要說明的是，如果不沖突，本發(fā)明實(shí)施例以及實(shí)施例中的各個(gè)特征可以相互結(jié)合，均在本發(fā)明的保護(hù)范圍之內(nèi)。另外，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。
[0051]本發(fā)明實(shí)施例提供了一種處理訪存請(qǐng)求的方法，應(yīng)用與包括多個(gè)節(jié)點(diǎn)的系統(tǒng)，如圖1所示，每個(gè)節(jié)點(diǎn)為一個(gè)邏輯域，包括一個(gè)節(jié)點(diǎn)控制器、多個(gè)處理器以及與歸屬于各個(gè)處理器的緩存，每個(gè)處理器以及歸屬于該處理器的緩存組成一個(gè)物理子域，不同物理子域之間彼此隔離，通過節(jié)點(diǎn)控制器連接。每個(gè)節(jié)點(diǎn)控制器同與其相連的處理器組成節(jié)點(diǎn)內(nèi)物理緩存一致性域，各個(gè)節(jié)點(diǎn)控制器處于同一層次，并通過域間互連網(wǎng)絡(luò)進(jìn)行級(jí)聯(lián)。處理器可以通過節(jié)點(diǎn)控制器訪問本地節(jié)點(diǎn)中的其他處理器，也可以通過節(jié)點(diǎn)控制器訪問遠(yuǎn)端節(jié)點(diǎn)中的處理器。
[0052]本實(shí)施例中的多節(jié)點(diǎn)系統(tǒng)包括第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，第一節(jié)點(diǎn)包括第一節(jié)點(diǎn)控制器、第一處理器和第二處理器，如圖2所示，第二節(jié)點(diǎn)包括第二節(jié)點(diǎn)控制器、第三處理器和第四處理器，如圖3所示。第一節(jié)點(diǎn)控制器接收來自第一處理器的訪