將一種互連協(xié)議的枚舉和/或配置機(jī)制用于不同的互連協(xié)議的制作方法
【專(zhuān)利說(shuō)明】將一種互連協(xié)議的枚舉和/或配置機(jī)制用于不同的互連協(xié) 議
[0001] 背景
技術(shù)領(lǐng)域
[0002] 本文所描述的實(shí)施例大致設(shè)及互連。特別地，本文所描述的實(shí)施例大致設(shè)及附于 互連的設(shè)備的枚舉和/或配置。
【附圖說(shuō)明】
[0003] 通過(guò)參照W下用W闡釋本發(fā)明實(shí)施例的描述和附圖可W最好地理解本發(fā)明。在圖 中：
[0004] 圖1是包括通過(guò)LLI鏈路禪合至LLI從設(shè)備實(shí)施例的LLI主設(shè)備實(shí)施例的LLI環(huán) 境實(shí)施例的框圖。
[0005] 圖2是由LLI主設(shè)備執(zhí)行的方法的實(shí)施例的流程框圖。
[0006] 圖3是由LLI從設(shè)備執(zhí)行的方法的實(shí)施例的流程框圖。
[0007] 圖4是闡釋合適的PCIE-LLI轉(zhuǎn)換的示例實(shí)施例的框圖。
[000引圖5是PCIE根聯(lián)合體集成端點(diǎn)邏輯的實(shí)施例的框圖。
[0009] 圖6是本發(fā)明實(shí)施例可被結(jié)合于其中的移動(dòng)無(wú)線設(shè)備的實(shí)施例的框圖。
[0010] 圖7示出了包括疊層堆的PCIe兼容互連架構(gòu)的實(shí)施例。
[0011] 圖8示出了通過(guò)互連架構(gòu)的不同物理層進(jìn)行傳送的不同協(xié)議的實(shí)施例。
[0012] 圖9示出了低功率計(jì)算平臺(tái)的實(shí)施例。
[0013] 圖10示出了計(jì)算系統(tǒng)的框圖的實(shí)施例。
[0014] 實(shí)施例描述
[0015] 本文所公開(kāi)的是將一種互連協(xié)議的枚舉和/或配置機(jī)制用于另一不同互連協(xié)議 的方法、裝置和系統(tǒng)。在W下描述中，陳述了許多具體細(xì)節(jié)（例如，具體的互連協(xié)議、事務(wù)的 類(lèi)型、事務(wù)轉(zhuǎn)換的類(lèi)型、邏輯實(shí)現(xiàn)、邏輯分割/集成細(xì)節(jié)、操作順序、系統(tǒng)元件的類(lèi)型和相互 關(guān)系等等）。然而，需要理解的是，本發(fā)明的實(shí)施例可在無(wú)需該些具體細(xì)節(jié)的情況下被實(shí)施。 在其他情況下，未詳細(xì)示出眾所周知的電路、結(jié)構(gòu)和技術(shù)W使不模糊本描述的理解。
[0016] 移動(dòng)行業(yè)處理器接口（MIP1?)聯(lián)盟是W定義和促進(jìn)移動(dòng)終端內(nèi)部接口的開(kāi)放 規(guī)范為目的的開(kāi)放會(huì)員制機(jī)構(gòu)。MIPI的低延遲接口（LLI)工作小組已制造出低延遲接口 (化1)的MIPI?聯(lián)盟規(guī)范。為了簡(jiǎn)單起見(jiàn)，該規(guī)范也在本文中被稱(chēng)為MIPILLI或只是化I。
[0017]LLI是被設(shè)計(jì)W采用存儲(chǔ)器映射事務(wù)在互連級(jí)（例如，通過(guò)開(kāi)放核屯、協(xié)議（OCP)、 高級(jí)微控制器總線架構(gòu)（AMBA飯）等）連接設(shè)備（例如，移動(dòng)設(shè)備或終端）的低延遲接 口。LLI鏈路是允許任一設(shè)備發(fā)起事務(wù)的雙向接口。LLI是允許獨(dú)立巧片上的設(shè)備進(jìn)行通信 的點(diǎn)對(duì)點(diǎn)互連，就像遠(yuǎn)程巧片上的設(shè)備駐留在本地巧片上一樣。LLI規(guī)范被表示成分層的、 事務(wù)級(jí)協(xié)議，其中通過(guò)LLI鏈接的巧片上的目標(biāo)對(duì)象和發(fā)起者能夠交換事務(wù)而基本無(wú)需軟 件干預(yù)，該有助于實(shí)現(xiàn)低延遲。LLI通常還表現(xiàn)出低功耗，該往往使得LLI非常適于蜂窩電 話、平板W及其他移動(dòng)電池供電設(shè)備。LLI的一個(gè)限制是當(dāng)前還沒(méi)有足夠的機(jī)制來(lái)枚舉和配 置附于LLI鏈路的設(shè)備。
[001引圖1是包括通過(guò)LLI鏈路115禪合至LLI從設(shè)備120實(shí)施例的LLI主設(shè)備101實(shí) 施例的LLI環(huán)境100實(shí)施例的框圖。為了與LLI規(guī)范相一致，使用術(shù)語(yǔ)"主"和"從"。主設(shè) 備也可代表主機(jī)設(shè)備或只是第一設(shè)備，而從設(shè)備也可代表托管設(shè)備或只是第二設(shè)備。LLI主 設(shè)備可用W控制LLI從設(shè)備。在一些實(shí)施例中，LLI主和從設(shè)備可W是不同的巧片、管巧、 集成電路或可能不同的封裝。
[0019] 適合的LLI主設(shè)備的示例包括，但不僅限于，應(yīng)用處理器巧片和應(yīng)用處理器片上 系統(tǒng)（SoC)。適合的LLI從設(shè)備示例包括，但不僅限于，舉例而言，協(xié)處理器巧片、無(wú)線調(diào)制 解調(diào)器巧片（例如，蜂窩調(diào)制解調(diào)器巧片、無(wú)線局域網(wǎng)（WLAN)調(diào)制解調(diào)器巧片等），W及數(shù) 據(jù)儲(chǔ)存巧片（例如，閃存巧片）。如所示，LLI從設(shè)備可具有無(wú)線調(diào)制解調(diào)器、數(shù)據(jù)儲(chǔ)存設(shè) 備、協(xié)處理器，或被LLI主設(shè)備使用的其他資源126。LLI主和從設(shè)備上的元件可被存儲(chǔ)器 映射W便于設(shè)備尋址。LLI主設(shè)備可用W管理整個(gè)系統(tǒng)的存儲(chǔ)器映射。
[0020] LLI主設(shè)備包括處理器102、LLI控制器106和存儲(chǔ)器控制器109。處理器、LLI控 制器和存儲(chǔ)器控制器都通過(guò)一個(gè)或多個(gè)總線或其他互連105彼此禪合，或者彼此通信。存 儲(chǔ)器控制器與存儲(chǔ)器111禪合或連接。LLI控制器106與LLI鏈路115的一端禪合或連接。 LLI控制器被用W將主設(shè)備與LLI鏈路禪合。LLI從設(shè)備120也包括與LLI鏈路115的另 一端禪合或連接的LLI控制器121。
[0021] 在一些實(shí)施例中，第一互連協(xié)議的枚舉和/或配置機(jī)制可被利用或重復(fù)使用于第 二、不同的互連協(xié)議。在一個(gè)方面中，第二互連協(xié)議可能原生地不具有枚舉和/或配置機(jī) 審IJ。在另一方面中，第二互連協(xié)議可具有枚舉和/或配置機(jī)制，但可能不如第一互連協(xié)議中 的好、廣泛、全面、完善、測(cè)試良好、靈活或快速。在另一方面中，第二互連協(xié)議可具有枚舉和 /或配置機(jī)制，但由于其他一些原因，采用第一互連協(xié)議中的枚舉和/或配置機(jī)制是期望的 (例如，因?yàn)槠渚哂辛硪粋€(gè)中所不存在的特征，由于熟悉度或偏好等）。
[0022] 正如W下所要描述的，盡管本發(fā)明的范圍未被如此限制，在一些實(shí)施例中，外部設(shè) 備互連（PCI)、快速外部設(shè)備互連（PCffi)或擴(kuò)展外部設(shè)備互連（PCI-幻的枚舉和/或配置 機(jī)制可被利用和/或重復(fù)使用于MIPILLI。在另一些實(shí)施例中，除PCI、PCIE或PCI-X外 的其他互連協(xié)議的枚舉和/或配置機(jī)制可被利用或重復(fù)使用于化I，諸如，舉例而言，PCI、 PCIE或PCI-X的未來(lái)版本，PCI、PCIE或PCI-X的衍生物，與PCI、PCIE或PCI-X相關(guān)的 協(xié)議，與PCI、PCIE或PCI-X類(lèi)似的協(xié)議，PCI、PCIE或PCI-X的替代，或具與PCI、PCIE或 PCI-X可比的枚舉和/或配置能力的協(xié)議。替代地，其他具有枚舉和/或配置能力的協(xié)議， 諸如，舉例而言，通用串行總線扣SB)協(xié)議、從USB衍生或相關(guān)的其他協(xié)議，或其他未來(lái)開(kāi)發(fā) 的協(xié)議，被選擇性地使用。如本文所使用的，術(shù)語(yǔ)"基于外部設(shè)備互連的協(xié)議（Peripheral ComponentInterconnectbasedprotocol)"、"基于PCI的協(xié)議（PCIbasedprotocol)" 等統(tǒng)一表示PCI、PCIE、PCI-X和基于或從PCI衍生而來(lái)的其他協(xié)議。在再另一些實(shí)施例中， PCI、PCI-X、PCIE或一些其他互連協(xié)議的枚舉和/或配置機(jī)制可被利用或重復(fù)使用于除化I W外的互連協(xié)議（例如，LLI的未來(lái)版本或衍生物或者具有有限枚舉和/或配置能力的另 一互連協(xié)議）。在另一些實(shí)施例中，代替化I，可使用統(tǒng)一協(xié)議扣nipro)、digRF、超高速巧 片連接（SSIC)或其他協(xié)議。在本文的實(shí)施例中，PCIE經(jīng)常被用作示例協(xié)議，盡管需要理解 的是，PCIE可被PCI或PCI-X或USB或具有枚舉和配置機(jī)制的另一適合的互連協(xié)議取代。 此外，在W下的實(shí)施例中，LLI經(jīng)常被用作示例協(xié)議，盡管需要注意的是，LLI可被LLI的未 來(lái)版本、LLI的衍生物、與LLI相關(guān)的協(xié)議、與LLI類(lèi)似的協(xié)議或能從利用和/或重復(fù)使用 另一不同互連協(xié)議的枚舉和配置能力中獲益的另一互連協(xié)議取代。
[002引再次參照?qǐng)D1，存儲(chǔ)器111具有PCIE模塊112。另外，存儲(chǔ)器可具有與LLI不同 的另一互連協(xié)議（例如，PCI、PCI-X、基于PCI的協(xié)議、USB等）的模塊。在一些實(shí)施例中， PCIE模塊可被用W控制PCIE總線上的通信。PCIE總線未被示出，而實(shí)際上可不存在PCIE 總線，如下文所解釋的。通過(guò)示例的方式，PCIE模塊可包括PCIE總線驅(qū)動(dòng)、PCIE軟件堆找 或類(lèi)似功能。在一些實(shí)施例中，PCIE模塊可包括大致傳統(tǒng)的PCIE總線驅(qū)動(dòng)、PCIE軟件堆找 或至少其中足W執(zhí)行本文中所描述的枚舉和/或配置的部分。不同的主要操作系統(tǒng)通常包 括適合于實(shí)施例的傳統(tǒng)PCIE總線驅(qū)動(dòng)和/或PCIE軟件堆找。
[0024] 傳統(tǒng)PCIE總線驅(qū)動(dòng)和/或PCIE軟件堆找通常具有枚舉和配置附于PCIE總線的 設(shè)備的機(jī)制。所示的PCIE模塊具有PCIE枚舉模塊113,該模塊對(duì)PCIE枚舉有用W將一個(gè) 或多個(gè)LLI從設(shè)備枚舉至LLI主設(shè)備。通過(guò)示例的方式，PCIE枚舉模塊可包括允許處理器 發(fā)現(xiàn)或檢測(cè)附于PCIE總線設(shè)備、發(fā)現(xiàn)或檢測(cè)附于PCIE總線的設(shè)備的能力、發(fā)現(xiàn)或檢測(cè)附于 PCIE總線的設(shè)備會(huì)使用的資源（例如，設(shè)備會(huì)使用多少存儲(chǔ)器）、所支持的中斷的類(lèi)型和數(shù) 量、每個(gè)設(shè)備中函數(shù)的類(lèi)型和數(shù)量等的指令、代碼、例程或程序。所示PCIE模塊還具有對(duì) PCIE配置有用的PCIE配置模塊114。通過(guò)示例的方式，PCffi配置模塊可包括允許處理器配 置附于PCIE總線的設(shè)備的指令、代碼、例程或程序，例如，通過(guò)配置存儲(chǔ)器地址范圍、配置 中斷向量、修改PCIE配置寄存器和/或能力結(jié)構(gòu)等。盡管示出了獨(dú)立的PCIE枚舉和配置 模塊，但其他實(shí)施例可將該些模塊組合至單一模塊中。在另一些實(shí)施例中，可包括PCIE枚 舉模塊而沒(méi)有PCIE配置模塊，或者可包括PCIE配置模塊而沒(méi)有PCIE枚舉模塊。
[0025] 在一些實(shí)施例中，PCIE枚舉113和配置模塊114可W基本是傳統(tǒng)的，并且可用于 執(zhí)行基本傳統(tǒng)的枚舉和配置。在一些實(shí)施例中，LLI主設(shè)備101可利用或重復(fù)使用該基本 傳統(tǒng)的PCIE枚舉和/或配置模塊W在LLI鏈路115上執(zhí)行LLI從設(shè)備120的枚舉和配置。 在一些實(shí)施例中，該可有助于避免需要開(kāi)發(fā)新的枚舉和/或配置機(jī)制，特別是對(duì)于化I，而 該可有助于避免或至少減少開(kāi)發(fā)時(shí)間和成本。此外，PCIE枚舉和配置模塊往往是被完善地 開(kāi)發(fā)、測(cè)試和理解的。另外，它們已經(jīng)通過(guò)一些主要的操作系統(tǒng)被廣泛采用。此外，PCIE采 用標(biāo)準(zhǔn)化的枚舉和配置機(jī)制。該標(biāo)準(zhǔn)化機(jī)制的使用可有助于避免定制和/或?qū)Ｓ忻杜e和/ 或配置機(jī)制的開(kāi)發(fā)，而該往往會(huì)降低設(shè)備的互操作性。
[0026] 再次參照?qǐng)D1，處理器102可執(zhí)行PCIE枚舉模塊113和/或PCIE配置模塊的指令 (例如，作為在處理器上執(zhí)行的操作系統(tǒng)的部分），該指令可配置處理器W分別具有PCIE枚 舉模塊/機(jī)制/邏輯103和/或PCIE配置模塊/機(jī)制/邏輯104。在一些實(shí)施例中，該可 使得處理器產(chǎn)生和提供基于PCIE或PCI的事務(wù)110。也就是說(shuō)，處理器可產(chǎn)生和提供具有 與LLI不同的互連協(xié)議的事務(wù)。PCIE枚舉模塊/機(jī)制/邏輯和/或PCIE配置模塊/機(jī)制 /邏輯可在一個(gè)或多個(gè)互連105上將基于PCIE或PCI的事務(wù)110提供至LLI主設(shè)備的化I 控制器106。
[0027]LLI控制器包括與處理器102禪合的PCIE-LLI轉(zhuǎn)換邏輯107的實(shí)施例。在另一個(gè) 實(shí)施例中，PCIE-LLI轉(zhuǎn)換邏輯107可與LLI控制器106分開(kāi)，但與LLI控制器化1 106禪 合（例如，禪合或邏輯上被置于LLI控制器和處理器之間）。PCIE-LLI轉(zhuǎn)換邏輯107可接 收PCIE事務(wù)110。在一些實(shí)施例中，PCIE-LLI轉(zhuǎn)換邏輯107可被用W執(zhí)行PCIE至LLI的 轉(zhuǎn)換和LLI至PCIE的轉(zhuǎn)換。另外，可包括PCI-LLI轉(zhuǎn)換邏輯W在PCI(或其他基于PCI的 協(xié)議）和LLI之間進(jìn)行轉(zhuǎn)換，或者可包括其他邏輯W在LLI和另一除LLI外的互連協(xié)議之 間進(jìn)行轉(zhuǎn)換。PCIE-LLI轉(zhuǎn)換邏輯107可被用W將接收的PCIE事務(wù)110轉(zhuǎn)換為對(duì)應(yīng)的化I 事務(wù)、分組或者LLI兼容的數(shù)據(jù)格式128,該數(shù)據(jù)格式具體化或代表PCIE事務(wù)110。在一些 實(shí)施例中，轉(zhuǎn)換可設(shè)及將PCIE事務(wù)的位或字段映射至對(duì)應(yīng)的LLI分組或LLI兼容數(shù)據(jù)格式 的位或字段。將在下文中描述可如何執(zhí)行的具體示例。PCIE-LLI轉(zhuǎn)換邏輯可將LLI分組或 其他LLI兼容數(shù)據(jù)格式128提供至禪合的LLI堆找邏輯108。在一些實(shí)施例中，LLI堆找邏 輯可任選地代表大致傳統(tǒng)的包括事務(wù)層、數(shù)據(jù)鏈路層、PHY適配器層和一個(gè)或多個(gè)M-PHY的 LLI堆找。在一些實(shí)施例中，PCIE-LLI轉(zhuǎn)換邏輯可被用W提供產(chǎn)生至LLI堆找邏輯108的 事務(wù)層的LLI事務(wù)。LLI堆找邏輯可將接收的LLI分組轉(zhuǎn)換成對(duì)應(yīng)的MIPI碼元，而然后化I 堆找邏輯108的M-PHY和/或LLI控制器106可在LLI鏈路115上傳送MIPI碼元116 (衍 生自LLI分組128)，該MIPI碼元體現(xiàn)或表示PCIE事務(wù)110。相應(yīng)的，在一些實(shí)施例中，可 在LLI鏈路上將用于枚舉和/或配置的PCIE事務(wù)作為從LLI分組衍生而來(lái)的MIPI碼元進(jìn) 行傳送。
[002引 LLI從設(shè)備120包括LLI控制器121。LLI控制器與LLI鏈路115的另一相對(duì)端 禪合，并被用W將LLI從設(shè)備與LLI鏈路禪合。LLI控制器121包括LLI堆找邏輯122。在 一些實(shí)施例中，LLI堆找邏輯122可選擇性地代表大致傳統(tǒng)的包括事務(wù)層、數(shù)據(jù)鏈路層、PHY 適配層和一個(gè)或多個(gè)M-PHY的LLI堆。LLI堆找邏輯122的M-PHY可從LLI鏈路115接收 MIPI碼元（衍生自LLI分組128)，該MIPI碼元體現(xiàn)或代表PCIE事務(wù)110。LLI堆找邏輯 122可處理MIPI碼元并產(chǎn)生LLI事務(wù)、分組或其他LLI兼容數(shù)據(jù)格式129。LLI堆找邏輯 122的事務(wù)層可將LLI事務(wù)或分組12