設(shè)計(jì)規(guī)則檢查的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是關(guān)于一種用于利用一選定制造過(guò)程根據(jù)一設(shè)計(jì)意圖驗(yàn)證一集成電路的 一布局的計(jì)算機(jī)實(shí)施方法。本發(fā)明進(jìn)一步是關(guān)于一種用于提供經(jīng)驗(yàn)證的布局?jǐn)?shù)據(jù)的方法。 本發(fā)明進(jìn)一步是關(guān)于一種制造一掩模的方法。本發(fā)明進(jìn)一步是關(guān)于一種制造一集成電路的 方法。本發(fā)明進(jìn)一步是關(guān)于一種用于驗(yàn)證一集成電路的一布局的計(jì)算機(jī)系統(tǒng)。本發(fā)明進(jìn)一 步是關(guān)于一種非暫時(shí)性計(jì)算機(jī)存儲(chǔ)介質(zhì)。
【背景技術(shù)】
[0002] 通常使用計(jì)算機(jī)輔助設(shè)計(jì)（CAD)軟件獲得集成電路的設(shè)計(jì)。CAD軟件可處理并儲(chǔ) 存表示集成電路的布局?jǐn)?shù)據(jù)。布局?jǐn)?shù)據(jù)可包含（例如）由電路部分的邊緣坐標(biāo)界定的電路 部分。當(dāng)設(shè)計(jì)結(jié)束時(shí)，其可轉(zhuǎn)印至用于制造集成電路或其層的一個(gè)或多個(gè)掩模。
[0003] 為了驗(yàn)證集成電路設(shè)計(jì)遵循制造條件（即，為了預(yù)測(cè)起作用的集成電路是否可自 經(jīng)設(shè)計(jì)布局可再生地制造），CAD軟件可使用被稱為"設(shè)計(jì)規(guī)則檢查"(DRC)的過(guò)程。在此過(guò) 程中，經(jīng)設(shè)計(jì)布局或其部分的遵循性可被量化為（例如）指示布局是否可接受和/或指示 遵循度的一個(gè)或多個(gè)參數(shù)。
[0004] 驗(yàn)證集成電路的任務(wù)可分成其中驗(yàn)證集成電路的關(guān)鍵區(qū)域的子任務(wù)。可將關(guān)鍵區(qū) 域定義為包含關(guān)鍵點(diǎn)或熱點(diǎn)的一區(qū)域，其中電路部分的局部拓?fù)涮峁╇娐返谋匾δ苄浴?這些術(shù)語(yǔ)（例如）從美國(guó)專利第8, 041，103號(hào)知道。在一實(shí)例中，電路的起作用可取決于 在兩個(gè)電路部分之間的重疊以在其間建立電氣互連。在另一實(shí)例中，電路的起作用可取決 于在兩個(gè)電路部分之間存在足夠空間以防止短路或電路部分之間的其它類型的干擾。
[0005] 確定布局是否遵循可取決于用于生產(chǎn)集成電路的制造過(guò)程的限制。例如，制造的 布局可受不同層之間的對(duì)準(zhǔn)的準(zhǔn)確度影響，例如，與原始設(shè)計(jì)相比，制造的電路部分可相對(duì) 移位。為了在設(shè)計(jì)意圖是要形成電氣連接時(shí)考慮此限制，美國(guó)專利第6, 275, 971號(hào)描述一 種用于檢查集成電路布局設(shè)計(jì)文件的方法。遺憾地，該方法可能不適于所有通孔幾何形狀。 此外，除需要考慮的對(duì)準(zhǔn)外，亦存在制造過(guò)程的其它限制。
[0006] 最值得注意地，制造過(guò)程可受可再生地制造的最小光斑大小或關(guān)鍵尺寸限制。與 原始多邊形圖案相比，此限制可造成（例如）電路部分的拐角及邊緣的圓化。此外，與原始 設(shè)計(jì)相比，電路部分可較小、較大或以另外方式變形。
[0007] 在目前的技術(shù)狀態(tài)中，用于確定遵循性的設(shè)計(jì)規(guī)則通常被描述為對(duì)形狀和/或形 狀的部分（如拐角或邊緣）之間的距離的限制。為了檢查抑制兩個(gè)尺寸（例如，硅基板表 面上）的限制，可使用距離檢查的組合。例如，若第一電路部分的第一邊緣與第二電路部分 的第二邊緣之間的距離在水平或垂直方向上具有足夠大值，則可進(jìn)行檢查。
[0008] 遺憾地，當(dāng)考慮實(shí)際制造條件時(shí)，當(dāng)前設(shè)計(jì)規(guī)則檢查可變得日益復(fù)雜。例如，當(dāng)設(shè) 計(jì)含有兩個(gè)重疊方形電路部分時(shí)，設(shè)計(jì)規(guī)則的對(duì)應(yīng)集合可能需要考慮所述部分的形狀（例 如，拐角）可實(shí)質(zhì)上在對(duì)應(yīng)的制造電路中被圓化。這可導(dǎo)致一組累積的條件，其中檢查相關(guān) 于被圓化的形狀的組合距離。
[0009] 需要考慮實(shí)際制造條件并廣泛適用于各種設(shè)計(jì)意圖及電路形狀的設(shè)計(jì)規(guī)則檢查 的更簡(jiǎn)單方法。

【發(fā)明內(nèi)容】

[0010] 在第一方面中，提供一種用于利用一選定制造過(guò)程根據(jù)一設(shè)計(jì)意圖驗(yàn)證一集成電 路的一布局的計(jì)算機(jī)實(shí)施方法，該方法包含：接收表示該集成電路的在一個(gè)或多個(gè)層中包 含電路部分的布局?jǐn)?shù)據(jù)；將一第一電路部分的拐角點(diǎn)定義為種子點(diǎn)；對(duì)于每一種子點(diǎn)，最 接近該種子點(diǎn)投影一多邊形形狀，其中該多邊形形狀選自與所述電路部分截然不同的一個(gè) 或多個(gè)參考形狀，其中一選定參考形狀與該種子點(diǎn)的一局部拓?fù)湎嚓P(guān)聯(lián)；計(jì)算在該投影的 多邊形形狀與關(guān)鍵區(qū)域中的一第二電路部分之間的一重疊面積；以及當(dāng)該重疊面積不與由 該設(shè)計(jì)意圖確定的一閾值重疊面積一致時(shí)，拒絕該布局。
[0011] 本方法通過(guò)計(jì)算落入第一電路部分的邊緣周?chē)年P(guān)注的區(qū)域內(nèi)的第二電路部分 的面積來(lái)驗(yàn)證第一電路部分與第二電路部分之間的相對(duì)定位。所述關(guān)注的區(qū)域是通過(guò)一最 接近第一電路部分的拐角上的一點(diǎn)（被稱作種子點(diǎn)）投影的多邊形形狀形成的。因?yàn)楸痉?法量測(cè)面積而非距離，所以該方法更緊密地匹配在微影期間發(fā)生的實(shí)際效應(yīng)。實(shí)際上，本方 法測(cè)量當(dāng)進(jìn)行電路圖案的曝光時(shí)是否足夠光能量存在于接觸邊緣/拐角處。若在邊緣/拐 角附近存在充分光能量，則無(wú)論其在任一方向上的尺寸如何，都將存在所得沉積（例如，金 屬）。通過(guò)不使多邊形形狀限于與電路部分相同的形狀，驗(yàn)證方法可廣泛地應(yīng)用于幾乎任一 電路形狀及設(shè)計(jì)意圖。使用截然不同于電路部分的多邊形形狀（亦即，具有其自身獨(dú)立形 狀）允許將一經(jīng)特別設(shè)計(jì)的形狀用于電路部分的特定區(qū)域（如，拐角）的目標(biāo)化采樣。作為 一實(shí)例，多邊形形狀可被設(shè)計(jì)以檢查在特定拐角的區(qū)域周?chē)亩搪?。目前認(rèn)識(shí)到，特別地， 電路部分的拐角易于由于所述實(shí)際效應(yīng)（例如，拐角圓化）而改變，因此利用目前公開(kāi)的基 于面積的設(shè)計(jì)規(guī)則驗(yàn)證這些拐角將是有利的。本方法因此提供考慮制造過(guò)程的實(shí)際效應(yīng)的 對(duì)集成電路布局的驗(yàn)證。本方法比傳統(tǒng)設(shè)計(jì)規(guī)則檢查簡(jiǎn)單，因?yàn)槎鄠€(gè)距離檢查（傳統(tǒng)上使 用）可由簡(jiǎn)單的面積計(jì)算來(lái)替代。
【附圖說(shuō)明】
[0012] 本發(fā)明的裝置、系統(tǒng)及方法的這些及其它特征、方面及優(yōu)點(diǎn)將自以下描述、所附權(quán) 利要求及附圖中變得更好地理解，其中：
[0013] 圖1A及圖1B說(shuō)明設(shè)計(jì)規(guī)則檢查的基于距離的方法；
[0014] 圖2A及圖2B說(shuō)明用于設(shè)計(jì)規(guī)則檢查的基于面積的方法；
[0015] 圖3展示用于設(shè)計(jì)規(guī)則檢查的基于面積的方法的流程圖；
[0016] 圖4展示用于使用求和的重疊面積的設(shè)計(jì)規(guī)則檢查的流程圖；
[0017] 圖5A至圖5C說(shuō)明用于選擇關(guān)于一個(gè)電路部分的種子點(diǎn)的方法；
[0018] 圖6A及圖6B說(shuō)明用于選擇關(guān)于兩個(gè)電路部分的種子點(diǎn)的方法；
[0019] 圖7說(shuō)明用于選擇一投影的多邊形形狀的方法；
[0020] 圖8A及圖8B說(shuō)明投影的多邊形形狀的變化；
[0021] 圖9說(shuō)明利用光學(xué)接近校正重新成形的一電路部分；
[0022] 圖10說(shuō)明布局驗(yàn)證的一實(shí)例；
[0023] 圖11說(shuō)明布局驗(yàn)證的另一實(shí)例；
[0024] 圖12說(shuō)明其中重疊面積乘以加權(quán)因子的一實(shí)施例；
[0025] 圖13說(shuō)明在用于制造集成電路的方法中的各種步驟；
[0026] 圖14A及圖14B說(shuō)明布局驗(yàn)證的另一實(shí)例。
【具體實(shí)施方式】
[0027] 除非另有定義，否則本文中使用的所有術(shù)語(yǔ)（包括技術(shù)及科學(xué)術(shù)語(yǔ)）具有與本發(fā) 明所屬的領(lǐng)域的技術(shù)人員當(dāng)在說(shuō)明書(shū)及附圖的上下文中閱讀時(shí)通常所理解相同的含義。應(yīng) 進(jìn)一步理解，應(yīng)將術(shù)語(yǔ)（如常用字典中所定義的術(shù)語(yǔ)）解譯為具有與其在相關(guān)技術(shù)的上下 文中的含義一致的含義，且不應(yīng)以理想化或過(guò)度正式的意義來(lái)解譯，除非本文中明確地如 此定義。在一些情況下，可省略熟知設(shè)備及方法的詳細(xì)描述，以便不混淆本發(fā)明系統(tǒng)及方法 的描述。用于描述特定實(shí)施例的術(shù)語(yǔ)不期望限制本發(fā)明。如本文中所使用，單數(shù)形式"一" 及"該"期望亦包括復(fù)數(shù)形式，除非上下文另外清楚地指示。術(shù)語(yǔ)"和/或"包括相關(guān)聯(lián)所 列項(xiàng)目中的一個(gè)或多個(gè)的任何及所有組合。應(yīng)進(jìn)一步理解，術(shù)語(yǔ)"包含"和/或"包括"指 定所陳述特征的存在，但不排除一個(gè)或多個(gè)其它特征的存在或添加。本文中提到的所有公 開(kāi)、專利申請(qǐng)案、專利及其它參考被以引用的方式全部并入本文。在有沖突的狀況下，本說(shuō) 明書(shū)（包括定義）將成為對(duì)照標(biāo)準(zhǔn)。
[0028] 本發(fā)明是關(guān)于一種用于利用一選定制造過(guò)程驗(yàn)證集成電路的布局的方法。這些方 法在現(xiàn)有技術(shù)中被稱為"設(shè)計(jì)規(guī)則檢查"（DRC)。特別地，DRC在電子設(shè)計(jì)自動(dòng)化領(lǐng)域中被 稱為確定集成電路設(shè)計(jì)是否滿足叫作設(shè)計(jì)規(guī)則的一系列參數(shù)的方法。這些參數(shù)可使設(shè)計(jì)者 能夠驗(yàn)證設(shè)計(jì)與制造條件的遵循性。設(shè)計(jì)規(guī)則因此通常針對(duì)一特定制造過(guò)程，例如分辨率 或其它準(zhǔn)則。設(shè)計(jì)規(guī)則集通常指定某些幾何及連接性限制以確保充分裕度以考慮到制造過(guò) 程中的可變性并確?？煽慨a(chǎn)品。最基本設(shè)計(jì)規(guī)則包括個(gè)別形狀（如電線）的最小寬度或鄰 近電路部分之間的最小距離或重疊的規(guī)范。歸因于典型集成電路中電路部分的復(fù)雜性及 眾多數(shù)目，DRC過(guò)程通常使用CAD軟件或更特定的DRC軟件來(lái)執(zhí)行。DRC軟件的實(shí)例是由 MentorGraphics?提供的Calibre?...
[0029]當(dāng)布局不遵循設(shè)計(jì)規(guī)則時(shí)，布局可被拒絕。驗(yàn)證過(guò)程可包含多個(gè)檢查。因此，即使 一布局由第一檢查接受，其仍可被第二檢查拒絕。在識(shí)別觸發(fā)拒絕的該布局中的問(wèn)題后，驗(yàn) 證過(guò)程可繼續(xù)檢查其它問(wèn)題。當(dāng)某一數(shù)目的問(wèn)題被檢測(cè)到時(shí)和/或在部分問(wèn)題的累積集合 到達(dá)一閾值情況下，亦可停止檢查。當(dāng)基于一個(gè)或多個(gè)理由拒絕布局時(shí)，這可觸發(fā)布局的重 新設(shè)計(jì)?？墒謩?dòng)地、自動(dòng)地或手動(dòng)地和自動(dòng)地的組合來(lái)執(zhí)行重新設(shè)計(jì)過(guò)程，例如輔助半自動(dòng) 重新設(shè)計(jì)過(guò)程。重新設(shè)計(jì)過(guò)程可繼續(xù)，直至布局完全被接受（亦即，通過(guò)所有設(shè)計(jì)規(guī)則）。 當(dāng)布局最終被接受時(shí)，其可用于選定制造過(guò)程，其中設(shè)計(jì)的電路部分被轉(zhuǎn)印至產(chǎn)品（例如， 晶圓）上°
[0030]術(shù)語(yǔ)"電路部分"本文中用以指布局?jǐn)?shù)據(jù)的一部分。包括電路部分的布局?jǐn)?shù)據(jù)表 示集成電路的布局。集成電路可包含于不同電路層的多層堆疊中。布局?jǐn)?shù)據(jù)可包含匹配集 成電路的層中的實(shí)體結(jié)構(gòu)的數(shù)據(jù)層中的電路部分。替代地或另外，布局?jǐn)?shù)據(jù)可包含在（例 如）由布爾組合和/或其它衍生物（如，實(shí)體層及結(jié)構(gòu)的0PC)產(chǎn)生的導(dǎo)出數(shù)據(jù)層中的電路 部分。電路部分可在布局?jǐn)?shù)據(jù)中（例如）由"多邊形形狀"（亦即，由在其周?chē)纬杀砻娴?連接線段組成的形狀）表示。根據(jù)本定義，圓亦可被視為一多邊形形狀。然而，自（例如） 設(shè)計(jì)規(guī)則檢查過(guò)程的計(jì)算觀點(diǎn)來(lái)看，電路部分由包含直線段的多邊形形狀（例如，矩形、三 角形或其組合）表示可以是優(yōu)選的。相同的自變量應(yīng)用于本方法中使用的投影多邊形形狀 以用于計(jì)算重疊區(qū)域。特別地，計(jì)算一僅包含直線的面積而非包含曲線的面積可能在計(jì)算 上更有利。布局?jǐn)?shù)據(jù)可通過(guò)邊緣和/或表示具有指定電氣和/或光學(xué)功能的電路的轉(zhuǎn)印布 局的形狀的填充來(lái)定義電路部分?？桑ɡ纾┦褂醚谀：?或沈積來(lái)轉(zhuǎn)印布局。沈積材料 可包含（例如）金屬、半導(dǎo)體或絕緣體。不同電路部分可包含不同材料。
[0031] 術(shù)語(yǔ)"設(shè)計(jì)意圖"在本文中用以指電路部分之間的所期望的功能關(guān)系，不論在設(shè)計(jì) 中期望形成電氣連接還是電氣隔離。此外，其它設(shè)計(jì)意圖是可能的，例如間隔或重疊的特定 范圍。術(shù)語(yǔ)電氣連接包括電路部分之間的導(dǎo)電連接。導(dǎo)電連接可包含（例如）金屬或半導(dǎo) 電材料。設(shè)計(jì)意圖可由設(shè)計(jì)者明確地定義，由CAD程序自動(dòng)地推斷，或其組合。在一些狀況 下，電路的必要功能可取決于電路部分之間的電氣連接的建立。在其它狀況下，應(yīng)避免電氣 連接以防止無(wú)意的短路。在后者狀況下，需要電路部分彼此電氣隔離。術(shù)語(yǔ)"隔離"指電路 部分之間的最小間隔度。間隔可由增加電路部分之間的間距和/或由在電路部分之間插入 絕緣（亦即，非導(dǎo)電）材料來(lái)提供。
[0032] 為提供部分之間的期望電氣連接，電路部分之間的某一程度的重疊或連接可以是 所要的。特別地，認(rèn)識(shí)到過(guò)窄的連接可以導(dǎo)致歐姆電阻的不期望增大。
[0033] 為提供期望的電氣隔離，可能需要避免在電路部分之間的某一接近性。注意，期望 的電氣隔離可以比電路部分不觸碰的要求更嚴(yán)格。特別地，不觸碰但靠在一起的電路部分 仍可能引起短路和/或干擾。注意，電路部分之間的期望隔離可以是隱含的，因?yàn)槿魏尾黄?望的電氣連接