一種服務(wù)器存儲(chǔ)節(jié)點(diǎn)和服務(wù)器存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)數(shù)據(jù)的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)應(yīng)用領(lǐng)域，特別涉及一種服務(wù)器存儲(chǔ)節(jié)點(diǎn)和服務(wù)器存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)數(shù)據(jù)的方法。
【背景技術(shù)】
[0002]服務(wù)器存儲(chǔ)節(jié)點(diǎn)往往在出廠的時(shí)候就已經(jīng)被模式化，主要是處理器通過標(biāo)準(zhǔn)的PCIE插槽搭配標(biāo)準(zhǔn)的raid卡進(jìn)行存儲(chǔ)擴(kuò)展，存儲(chǔ)擴(kuò)展所用的磁盤被安插在一整塊底板上，也就是說，在現(xiàn)有技術(shù)中，服務(wù)器存儲(chǔ)節(jié)點(diǎn)的架構(gòu)基本被固定化，而不能按照客戶需求進(jìn)行配置，例如:一些客戶無須raid功能，那么現(xiàn)有的這種服務(wù)器存儲(chǔ)節(jié)點(diǎn)即超出了這些客戶的需求范圍。因此，在現(xiàn)有技術(shù)中，無法對服務(wù)器存儲(chǔ)節(jié)點(diǎn)進(jìn)行彈性可變的配置。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種服務(wù)器存儲(chǔ)節(jié)點(diǎn)和服務(wù)器存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)數(shù)據(jù)的方法，實(shí)現(xiàn)了對服務(wù)器存儲(chǔ)節(jié)點(diǎn)進(jìn)行彈性可變的配置。
[0004]一種服務(wù)器存儲(chǔ)節(jié)點(diǎn)，包括:計(jì)算模塊，背板互連模塊和存儲(chǔ)模塊，其中，
[0005]所述計(jì)算模塊包含至少兩個(gè)板載Mezz.卡連接器、至少兩個(gè)Mezz.卡和一個(gè)處理器;
[0006]每一個(gè)板載Mezz.卡連接器連接一個(gè)Mezz.卡，并對應(yīng)一個(gè)存儲(chǔ)模塊；
[0007]每一個(gè)板載Mezz.卡連接器通過所連接的Mezz.卡接收所述處理器發(fā)送的數(shù)據(jù)，并將該數(shù)據(jù)轉(zhuǎn)換為所述Mezz.卡對應(yīng)的信號，并通過所述Mezz.卡發(fā)送所述Mezz.卡對應(yīng)的信號；
[0008]所述背板互連模塊，用于將所述板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連，接收所述Mezz.卡發(fā)送的所述Mezz.卡對應(yīng)的信號，并將該信號發(fā)送給對應(yīng)的存儲(chǔ)模塊；
[0009]每一個(gè)存儲(chǔ)模塊，裝配有至少一塊硬盤，用于接收對應(yīng)的所述板載Mezz.卡連接器所連接的Mezz.卡發(fā)送的信號，并將所述信號對應(yīng)的數(shù)據(jù)存儲(chǔ)于所述至少一塊硬盤。
[0010]優(yōu)選地，所述處理器包括Intel Broadwell-DE SOC處理器，所述IntelBroadwell-DE SOC處理器的總線16x PCIE3.0被分成4x PCIE3.0的四路總線；所述IntelBroadwell-DE SOC處理器將數(shù)據(jù)分為四部分，并通過4x PCIE3.0的四路總線分別發(fā)送所述四部分?jǐn)?shù)據(jù)；
[0011]所述板載Mezz.卡連接器的個(gè)數(shù)為四個(gè)；所述存儲(chǔ)模塊的個(gè)數(shù)為四個(gè)；
[0012]所述4x PCIE3.0的四路總線分別與對應(yīng)的四個(gè)板載Mezz.卡連接器相連；
[0013]每一個(gè)板載Mezz.卡連接器，通過所連接的Mezz.卡從相連的本路PCIE3.0總線接收所述Intel Broadwell-DE SOC處理器發(fā)來的數(shù)據(jù)。
[0014]優(yōu)選地，所述Mezz.卡，用于將接收到的數(shù)據(jù)轉(zhuǎn)換成為12x SATA或12x SAS信號，并發(fā)送所述12x SATA或12x SAS信號。
[0015]優(yōu)選地，所述背板互連模塊通過12x SATA接口或12x SAS接口將所述每一個(gè)板載Mezz卡連接器與對應(yīng)的存儲(chǔ)模塊互連。
[0016]優(yōu)選地，所述每一個(gè)存儲(chǔ)模塊裝配有十二塊硬盤，所述十二塊硬盤包括3.5英寸硬盤和/或2.5英寸硬盤。
[0017]一種基于上述任一服務(wù)器存儲(chǔ)節(jié)點(diǎn)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)的方法，將每一個(gè)板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連，為每一個(gè)存儲(chǔ)模塊裝配至少一塊硬盤，還包括:
[0018]所述每一個(gè)板載Mezz.卡連接器中第一板載Mezz.卡連接器所連接的第一 Mezz.卡接收處理器發(fā)送的數(shù)據(jù)，并將該數(shù)據(jù)轉(zhuǎn)換為所述第一 Mezz.卡對應(yīng)的第一信號，并通過所述第一 Mezz.卡發(fā)送該第一信號；
[0019]背板互聯(lián)模塊接收所述第一信號，并將該第一信號發(fā)送給所述第一板載Mezz.卡連接器對應(yīng)的第一存儲(chǔ)模塊；
[0020]所述第一存儲(chǔ)模塊接收所述第一信號，并存儲(chǔ)所述第一信號對應(yīng)的數(shù)據(jù)。
[0021]優(yōu)選地，所述處理器為Intel Broadwell-DE SOC處理器，進(jìn)一步包括:將所述Intel Broadwell-DE SOC 處理器的 16x PCIE3.0 分成 4x PCIE3.0 的四路總線；
[0022]所述4x PCIE3.0的四路總線分別與對應(yīng)的四個(gè)板載Mezz.卡連接器相連；
[0023]所述第一 Mezz.卡接收處理器發(fā)送的數(shù)據(jù)，包括:所述第一 Mezz.卡從相連的本路PCIE3.0總線接收所述Intel Broadwell-DE SOC處理器發(fā)來的數(shù)據(jù)。
[0024]優(yōu)選地，所述第一信號，包括:12x SATA信號或12x SAS信號。
[0025]優(yōu)選地，所述將每一個(gè)板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連，包括:
[0026]通過12x SATA接口或12x SAS接口將所述每一個(gè)板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連。
[0027]優(yōu)選地，所述為每一個(gè)存儲(chǔ)模塊裝配至少一塊硬盤，包括:
[0028]為所述每一個(gè)存儲(chǔ)模塊裝配十二塊硬盤，所述十二塊硬盤可包括3.5英寸硬盤和/或2.5英寸硬盤。
[0029]本發(fā)明實(shí)施例提供了一種服務(wù)器存儲(chǔ)節(jié)點(diǎn)和服務(wù)器存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)數(shù)據(jù)的方法，該服務(wù)器存儲(chǔ)節(jié)點(diǎn)包括:計(jì)算模塊，背板互連模塊和存儲(chǔ)模塊，其中，所述計(jì)算模塊包含至少兩個(gè)板載Mezz.卡連接器和一個(gè)處理器；每一個(gè)板載Mezz.卡連接器連接一個(gè)Mezz.卡，并對應(yīng)一個(gè)存儲(chǔ)模塊；每一個(gè)板載Mezz.卡連接器通過所連接的Mezz.卡接收所述處理器發(fā)送的數(shù)據(jù)，并將該數(shù)據(jù)轉(zhuǎn)換為所述Mezz.卡對應(yīng)的信號，并通過所述Mezz.卡發(fā)送所述Mezz.卡對應(yīng)的信號；所述背板互連模塊，用于將所述板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連，接收所述Mezz.卡發(fā)送的所述Mezz.卡對應(yīng)的信號，并將該信號發(fā)送給對應(yīng)的存儲(chǔ)模塊；每一個(gè)存儲(chǔ)模塊，裝配有至少一塊硬盤，用于接收對應(yīng)的所述板載Mezz.卡連接器所連接的Mezz.卡發(fā)送的信號，并將所述信號對應(yīng)的數(shù)據(jù)存儲(chǔ)于所述至少一塊硬盤。通過上述對服務(wù)器存儲(chǔ)節(jié)點(diǎn)架構(gòu)的表述，可以看出，計(jì)算模塊中的Mezz.卡連接器可根據(jù)客戶需求不同，連接不同的Mezz.卡，實(shí)現(xiàn)了對服務(wù)器存儲(chǔ)節(jié)點(diǎn)進(jìn)行彈性可變的配置。
【附圖說明】
[0030]圖1為本發(fā)明實(shí)施例提供的一種服務(wù)器存儲(chǔ)節(jié)點(diǎn)的結(jié)構(gòu)示意圖；
[0031]圖2為本發(fā)明實(shí)施例提供的服務(wù)器存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)數(shù)據(jù)的方法流程圖；
[0032]圖3為本發(fā)明另一實(shí)施例提供的服務(wù)器存儲(chǔ)節(jié)點(diǎn)存儲(chǔ)數(shù)據(jù)的方法流程圖。
【具體實(shí)施方式】
[0033]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0034]如圖1所示，本發(fā)明實(shí)施例提供了一種服務(wù)器存儲(chǔ)節(jié)點(diǎn)，該服務(wù)器存儲(chǔ)節(jié)點(diǎn)，包括:計(jì)算模塊101，背板互連模塊102和存儲(chǔ)模塊103，其中，
[0035]所述計(jì)算模塊101，包含至少兩個(gè)板載Mezz.卡連接器1011、至少兩個(gè)Mezz.卡1012和一個(gè)處理器1013 ；
[0036]每一個(gè)板載Mezz.卡連接器1011連接一個(gè)Mezz.卡1012，并對應(yīng)一個(gè)存儲(chǔ)模塊103 ；
[0037]每一個(gè)板載Mezz.卡連接器1011，用于通過所連接的Mezz.卡1012接收所述處理器發(fā)送的數(shù)據(jù)，并將該數(shù)據(jù)轉(zhuǎn)換為所述Mezz.卡對應(yīng)的信號，并通過所述Mezz.卡發(fā)送所述Mezz.卡對應(yīng)的信號；
[0038]所述背板互連模塊102，用于將所述板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連，接收所述Mezz.卡發(fā)送的所述Mezz.卡對應(yīng)的信號，并將該信號發(fā)送給對應(yīng)的存儲(chǔ)模塊；
[0039]每一個(gè)存儲(chǔ)模塊103，裝配有至少一塊硬盤，用于接收對應(yīng)的所述板載Mezz.卡連接器所連接的Mezz.卡發(fā)送的信號，并將所述信號對應(yīng)的數(shù)據(jù)存儲(chǔ)于所述至少一塊硬盤。
[0040]在本發(fā)明一個(gè)實(shí)施例中，所述處理器1013包括Intel Broadwell-DE SOC處理器，所述Intel Broadwell-DE SOC處理器的總線16x PCIE3.0被分成4x PCIE3.0的四路總線;所述Intel Broadwell-DE SOC處理器將數(shù)據(jù)分為四部分，并通過4x PCIE3.0的四路總線分別發(fā)送所述四部分?jǐn)?shù)據(jù)；
[0041]所述板載Mezz.卡連接器1011的個(gè)數(shù)為四個(gè)；所述存儲(chǔ)模塊103的個(gè)數(shù)為四個(gè)；
[0042]所述4x PCIE3.0的四路總線分別與對應(yīng)的四個(gè)板載Mezz.卡連接器相連；
[0043]每一個(gè)板載Mezz.卡連接器1011，通過所連接的Mezz.卡從相連的本路PCIE3.0總線接收所述Intel Broadwell-DE SOC處理器發(fā)來的數(shù)據(jù)。
[0044]在本發(fā)明一個(gè)實(shí)施例中，所述Mezz.卡1012，用于將接收到的數(shù)據(jù)轉(zhuǎn)換成為12xSATA或12x SAS信號，并發(fā)送所述12x SATA或12x SAS信號。
[0045]在本發(fā)明一個(gè)實(shí)施例中，所述背板互連模塊102，用于通過12x SATA接口或12xSAS接口將所述每一個(gè)板載Mezz卡連接器與對應(yīng)的存儲(chǔ)模塊互連。
[0046]在本發(fā)明一個(gè)實(shí)施例中，所述每一個(gè)存儲(chǔ)模塊103，裝配有十二塊硬盤，所述十二塊硬盤包括3.5英寸硬盤和/或2.5英寸硬盤。
[0047]如圖2所示，本發(fā)明一個(gè)實(shí)施例提供了一種基于上述任一服務(wù)器存儲(chǔ)節(jié)點(diǎn)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)的方法，該方法包括步驟如下:
[0048]步驟201:將每一個(gè)板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連，為每一個(gè)存儲(chǔ)模塊裝配至少一塊硬盤；
[0049]步驟202:所述每一個(gè)板載Mezz.卡連接器中第一板載Mezz.卡連接器所連接的第一 Mezz.卡接收處理器發(fā)送的數(shù)據(jù)，并將該數(shù)據(jù)轉(zhuǎn)換為所述第一 Mezz.卡對應(yīng)的第一信號，并通過所述第一 Mezz.卡發(fā)送該第一信號；
[0050]步驟203:背板互聯(lián)模塊接收所述第一信號，并將該第一信號發(fā)送給所述第一板載Mezz.卡連接器對應(yīng)的第一存儲(chǔ)模塊；
[0051]步驟204:所述第一存儲(chǔ)模塊接收所述第一信號，并存儲(chǔ)所述第一信號對應(yīng)的數(shù)據(jù)。
[0052]在本發(fā)明一個(gè)實(shí)施例中，為了有效地提高數(shù)據(jù)的處理速率，那么，處理器可以選用Intel Broadwell-DE SOC 處理器，進(jìn)一步包括:將所述 Intel Broadwell-DE SOC 處理器的16x PCIE3.0分成4x PCIE3.0的四路總線，所述4x PCIE3.0的四路總線分別與對應(yīng)的四個(gè)板載Mezz.卡連接器相連；在上述步驟202中所述第一 Mezz.卡接收處理器發(fā)送的數(shù)據(jù)，包括:所述第一 Mezz.卡從相連的本路PCIE3.0總線接收所述Intel Broadwell-DE SOC處理器發(fā)來的數(shù)據(jù)。
[0053]在本發(fā)明一個(gè)實(shí)施例中，為了最大程度的滿足客戶的需求，上述步驟202至步驟204中所述的第一信號可以為12x SATA信號或12x SAS信號。
[0054]在本發(fā)明一個(gè)實(shí)施例中，為了進(jìn)一步滿足客戶需求，上述步驟201中將每一個(gè)板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連的實(shí)現(xiàn)方式可以為:通過12x SATA接口或12xSAS接口將所述每一個(gè)板載Mezz.卡連接器與對應(yīng)的存儲(chǔ)模塊互連。
[0055]在本發(fā)明一個(gè)實(shí)施例中，為了使存儲(chǔ)模塊能夠很好的滿足客戶需求，在步驟201中所述為每