②當(dāng)時鐘切換電路檢測到有效的停振信號后將晶體振蕩器XO輸出的時鐘切換至振蕩器OSCl或0SC2輸出的時鐘；
③完成時鐘切換后，CPU將時鐘源選擇寄存器修改為振蕩器OSCl或0SC2輸出時鐘選項(xiàng)，防止停振信號無效后將時鐘在切換晶體振蕩器XO的時鐘；
④時鐘切換完成后停振信號置為無效電平，此時系統(tǒng)已經(jīng)使用了備用時鐘。
當(dāng)晶體振蕩器停振時，監(jiān)測電路還向處理器發(fā)出中斷請求，監(jiān)測電路產(chǎn)生中斷請求的電路如圖3所示，包括停振信號同步和上升沿檢測電路601和中斷申請產(chǎn)生電路602，監(jiān)測電路發(fā)送中斷請求的步驟如下:
①當(dāng)晶體振蕩器XO停止振蕩后，監(jiān)測電路將停振信號置為有效電平；
②待系統(tǒng)時鐘完成切換后，CPU時鐘對停振信號采樣，將停振信號同步到CPU時鐘域
601 ；
③將CPU時鐘域中的停振信號進(jìn)行同步601；
④經(jīng)過同步后，CPU時鐘域中停振信號的上升沿將中斷信號設(shè)置為有效電平，向CPU發(fā)出中斷申請602 ；
⑤CPU完成中斷處理后將中斷設(shè)置為無效電平。
若芯片正在使用晶體振蕩器的輸出時鐘作為時鐘源，當(dāng)晶體振蕩器出現(xiàn)故障停振時，芯片中相應(yīng)模塊的時鐘停止振蕩，監(jiān)測電路向外發(fā)出時鐘失敗事件，該失敗事件可以用于特殊事件的處理，比如在一些含有PWM模塊的芯片中，可以將此時鐘失敗事件作為PWM的剎車信號，將PWM模塊的輸出設(shè)置為預(yù)先設(shè)定的值或者復(fù)位值，監(jiān)測電路產(chǎn)生時鐘失敗事件的電路如圖4所示。
監(jiān)測電路向PWM模塊輸出剎車信號的步驟為:
①當(dāng)晶體振蕩器出現(xiàn)停滯故障后，監(jiān)測電路將停振信號設(shè)置為有效電平701，同時，監(jiān)測電路將停振信號發(fā)送給PWM模塊作為剎車信號；
②待時鐘完成切換后，監(jiān)測電路將停振信號同步到CPU時鐘域，得到CPU時鐘域中的停振信號702、703、703，同時，監(jiān)測電路將CPU時鐘域中的停振信號發(fā)送給PWM模塊作為剎車信號;
③監(jiān)測電路根據(jù)CPU時鐘域中的停振信號產(chǎn)生中斷信號705，監(jiān)測電路將中斷信號送到PWM模塊作為剎車信號；
④待CPU完成中斷處理，將中斷信號置為無效，則剎車信號停止，PWM模塊根據(jù)軟件設(shè)置恢復(fù)到正常工作模式。
由此可見，當(dāng)晶體振蕩器停止振蕩后，監(jiān)測電路立即向PWM模塊發(fā)送剎車信號，使PWM模塊處于剎車狀態(tài)，在系統(tǒng)時鐘源切換、中斷產(chǎn)生和中斷處理過程中，PWM模塊一直處于剎車狀態(tài)，直到CPU完成中斷處理后，PWM才恢復(fù)到正常的工作狀態(tài)。
上述說明示出并描述了本發(fā)明的優(yōu)選實(shí)施例，但如前所述，應(yīng)當(dāng)理解本發(fā)明并非局限于本文所披露的形式，不應(yīng)當(dāng)看作是對其他實(shí)施例的排出，而可用于各種其他組合、修改和環(huán)境，并能夠在本文所述發(fā)明構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識進(jìn)行改動。而本領(lǐng)域人員所進(jìn)行的改動和變化不脫離本發(fā)明的精神和范圍，則都應(yīng)在本發(fā)明所附權(quán)利要求的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種晶體振蕩器的停振監(jiān)測電路，包括振蕩器的監(jiān)測電路、監(jiān)測電路的啟停條件控制、振蕩器停振后對系統(tǒng)時鐘的處理、振蕩器停振后向處理發(fā)出中斷信號、監(jiān)測電路發(fā)出的時鐘失敗?目號。
2.如權(quán)利要求1所述的晶體振蕩器的停振監(jiān)測電路，其特征在于:利用片內(nèi)的高頻振蕩器OSCl和片內(nèi)低頻時鐘0SC2來監(jiān)測晶體振蕩器XO是否正常工作，振蕩器OSCl的頻率高于0SC2和晶體振蕩器XO時鐘頻率的2倍， 利用高頻振蕩器OSCl輸出的時鐘對低頻振蕩器0SC2和晶體振蕩器XO的時鐘進(jìn)行采樣，當(dāng)振蕩器0SC2和晶體振蕩器XO正常振蕩時，得到跳變的時鐘沿，在監(jiān)測電路中設(shè)置一個寄存器，在振蕩器0SC2的時鐘上升沿將寄存器設(shè)置為低電平，在晶體振蕩器XO的時鐘下降沿將寄存器設(shè)置為高電平，在0SC2的時鐘下降沿監(jiān)測寄存器的值，若此時寄存器為高電平，則晶體振蕩器運(yùn)行正常，若此時寄存器為低電平，則晶體振蕩器已經(jīng)停止了振蕩。
3.如權(quán)利要求1所述的晶體振蕩器的停振監(jiān)測電路，其特征在于:可以由軟件控制監(jiān)測電路的啟停，只有軟件激活了停振監(jiān)測電路后，監(jiān)測電路才開始監(jiān)測晶體振蕩器是否工作正常，軟件控制增加了停振監(jiān)測電路使用的靈活性，不使用晶體振蕩器時，關(guān)閉將監(jiān)測電路，可以降低功耗。
4.如權(quán)利要求1所述的晶體振蕩器的停振監(jiān)測電路，其特征在于；當(dāng)晶體振蕩器XO停止振蕩后，時鐘切換模塊可以將XO所提供的時鐘快速切換到振蕩器OSCl或振蕩器0SC2輸出的時鐘。
5.如權(quán)利要求1所述的晶體振蕩器的停振監(jiān)測電路，其特征在于:當(dāng)停振信號變?yōu)楦唠娖胶螽a(chǎn)生CPU中斷申請，CPU進(jìn)行相應(yīng)的中斷處理。
6.如權(quán)利要求1所述的晶體振蕩器的停振監(jiān)測電路，其特征在于:監(jiān)測電路向外發(fā)出時鐘失敗事件，該失敗事件用于特殊事件的處理，包括在一些含有PWM模塊的芯片中，將此時鐘失敗事件作為PWM的剎車信號，避免PWM處于混亂狀態(tài)而導(dǎo)致燒壞其他器件。
【專利摘要】本文公開了一種晶體振蕩器的停振監(jiān)測電路的設(shè)計方法，包括振蕩器的監(jiān)測電路、監(jiān)測電路的啟停條件控制、振蕩器停振后對系統(tǒng)時鐘的處理、振蕩器停振后向處理發(fā)出中斷信號、監(jiān)測電路發(fā)出的時鐘失敗信號。本監(jiān)測電路監(jiān)測晶體振蕩器是否正常工作，當(dāng)晶體振蕩器出現(xiàn)停振故障時，芯片相應(yīng)時鐘切換到備用時鐘，向處理器發(fā)出中斷信號，同時監(jiān)測電路向外發(fā)出時鐘失敗信號，供其他特殊事件處理使用。本監(jiān)測電路可由軟件控制是否開啟，使用靈活，充分利用了片內(nèi)振蕩器輸出的時鐘，具有切換時鐘快的特點(diǎn)；同時，本監(jiān)測電路為不同的模塊發(fā)出不同的停振信號，提高了對各個模塊控制的精準(zhǔn)度。
【IPC分類】G06F11-30, H03B5-02
【公開號】CN104834581
【申請?zhí)枴緾N201510236134
【發(fā)明人】劉勇, 陶建平, 王和國, 韓景通, 孫振瑋
【申請人】江蘇宏云技術(shù)有限公司
【公開日】2015年8月12日
【申請日】2015年5月11日