一種NOR Flash保護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字電路設(shè)計(jì)技術(shù)領(lǐng)域，特別是涉及一種NOR Flash保護(hù)電路。
【背景技術(shù)】
[0002]Nor Flash在鐵路機(jī)車產(chǎn)品的智能硬件中應(yīng)用非常廣泛，既可用作存儲(chǔ)啟動(dòng)代碼和嵌入式操作系統(tǒng)的啟動(dòng)Flash(BootFlash),也可用作存儲(chǔ)關(guān)鍵配置參數(shù)和重要用戶數(shù)據(jù)的應(yīng)用Flash(AppFlash)。無論上述哪種用途，F(xiàn)lash中都存儲(chǔ)著極為重要的數(shù)據(jù)，一旦Flash受到意外寫操作將導(dǎo)致數(shù)據(jù)損壞，進(jìn)而危害系統(tǒng)安全。如何對(duì)Flash實(shí)施可靠地寫保護(hù)策略，對(duì)提高系統(tǒng)安全性至關(guān)重要。
[0003]傳統(tǒng)的Flash保護(hù)電路通常比較簡單，多數(shù)采用以下兩種方案:一是通過CPU控制其復(fù)位信號(hào)管腳，使Flash在不需進(jìn)行寫操作時(shí)一直處于復(fù)位狀態(tài)，二是設(shè)法通過外部電路直接控制其寫信號(hào)管腳，使Flash在不需進(jìn)行寫操作時(shí)一直寫信號(hào)禁止?fàn)顟B(tài)，從而實(shí)現(xiàn)對(duì)Flash的寫保護(hù)。
[0004]上述傳統(tǒng)方案一中，通過使Flash在不需寫操作時(shí)一直處于復(fù)位狀態(tài)來實(shí)現(xiàn)寫保護(hù)目的并非最優(yōu)策略，而且還會(huì)帶來額外功耗；方案二中直接控制寫信號(hào)管腳的保護(hù)方法，其防護(hù)程度較低，且理論上仍存在Flash數(shù)據(jù)被破壞的風(fēng)險(xiǎn)，不適合應(yīng)用到工作環(huán)境惡劣的鐵路機(jī)車產(chǎn)品中。
[0005]因此，提供一種既不需要額外功耗、又能夠?qū)OR Flash進(jìn)行可靠有效的保護(hù)電路是非常有必要的。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種NOR Flash保護(hù)電路，目的在于解決現(xiàn)有技術(shù)中存在額外功耗或?qū)OR Flash防護(hù)程度低的問題。
[0007]為解決上述技術(shù)問題，本發(fā)明提供一種NOR Flash保護(hù)電路，包括:
[0008]中央處理單元，用于向看門狗芯片輸出喂狗信號(hào)及模式選擇信號(hào)，并向可編程邏輯器件發(fā)送控制信號(hào)；
[0009]看門狗芯片，用于接收所述喂狗信號(hào)以及模式選擇信號(hào)，向NOR Flash芯片輸出復(fù)位信號(hào)；
[0010]可編程邏輯器件，用于接收所述控制信號(hào)，向所述NOR Flash芯片輸出讀寫操作指令；
[0011]其中，所述中央處理單元的第一輸出端與所述看門狗芯片的喂狗信號(hào)輸入端相連，第二輸出端與所述看門狗芯片的模式選擇信號(hào)端相連；所述看門狗芯片的復(fù)位信號(hào)輸出端與所述NOR Flash芯片的復(fù)位管腳相連；所述可編程邏輯器件的輸入端與所述中央處理單元的第三輸出端相連，輸出端與所述NOR Flash芯片的讀寫操作管腳相連。
[0012]可選地，還包括:
[0013]—端與電源相連，另一端與所述可編程邏輯器件的輸出端以及所述NOR Flash芯片的讀寫操作管腳相連的跨接套。
[0014]可選地，所述可編程邏輯器件的輸入端無正確脈沖串輸入時(shí)，輸出端輸出為高阻
??τ O
[0015]可選地，所述可編程邏輯器件為現(xiàn)場(chǎng)可編程門陣列。
[0016]可選地，所述可編程邏輯器件為復(fù)雜可編程邏輯器件。
[0017]可選地，所述看門狗芯片為ΜΑΧ6751芯片。
[0018]可選地，還包括:
[0019]位于所述中央處理單元的第一輸出端以及所述看門狗芯片的喂狗信號(hào)輸入端之間的第一電阻。
[0020]可選地，還包括:
[0021]位于所述中央處理單元的第二輸出端以及所述看門狗芯片的模式選擇信號(hào)端之間的第二電阻。
[0022]可選地，還包括:
[0023]位于所述可編程邏輯器件的輸入端以及所述中央處理單元的第三輸出端之間的第三電阻。
[0024]可選地，還包括:
[0025]位于所述可編程邏輯器件的輸出端以及所述NOR Flash芯片的讀寫操作管腳之間的第四電阻。
[0026]本發(fā)明所提供的NOR Flash保護(hù)電路，采用中央處理單元對(duì)看門狗芯片的喂狗和模式選擇進(jìn)行控制，使看門狗芯片輸出復(fù)位信號(hào)來控制NOR Flash芯片的復(fù)位管腳。另外，中央處理單元通過向可編程邏輯器件發(fā)送命令，以控制NOR Flash芯片的讀寫操作。本發(fā)明通過對(duì)NOR Flash的復(fù)位管腳以及讀寫操作管腳的聯(lián)合控制，能夠?qū)崿F(xiàn)對(duì)NOR Flash的可靠寫保護(hù)。
【附圖說明】
[0027]圖1為本發(fā)明所提供的NOR Flash保護(hù)電路的一種【具體實(shí)施方式】的示意圖；
[0028]圖2為本發(fā)明所提供的NOR Flash保護(hù)電路的另一種【具體實(shí)施方式】的示意圖；
[0029]圖3為本發(fā)明所提供的NOR Flash保護(hù)電路的原理示意圖。
【具體實(shí)施方式】
[0030]本發(fā)明的核心是提供一種NOR Flash保護(hù)電路，以解決NOR Flash在鐵路機(jī)車產(chǎn)品的惡劣工作環(huán)境中由于未能受到有效寫保護(hù)而導(dǎo)致數(shù)據(jù)被意外破壞的問題。
[0031]為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明。顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0032]本發(fā)明所提供的NOR Flash保護(hù)電路的一種【具體實(shí)施方式】的示意圖如圖1所示，該電路包括:
[0033]中央處理單元1，用于向看門狗芯片2輸出喂狗信號(hào)及模式選擇信號(hào)，并向可編程邏輯器件3發(fā)送控制信號(hào)；
[0034]看門狗芯片2，用于接收所述喂狗信號(hào)以及模式選擇信號(hào)，向NOR Flash芯片4輸出復(fù)位信號(hào)；
[0035]可編程邏輯器件3，用于接收所述控制信號(hào)，向所述NOR Flash4芯片輸出讀寫操作指令；
[0036]其中，所述中央處理單元I的第一輸出端與所述看門狗芯片2的喂狗信號(hào)輸入端相連，第二輸出端與所述看門狗芯片2的模式選擇信號(hào)端相連；所述看門狗芯片2的復(fù)位信號(hào)輸出端與所述NOR Flash芯片4的復(fù)位管腳相連；所述可編程邏輯器件3的輸入端與所述中央處理單元I的第三輸出端相連，輸出端與所述NOR Flash芯片4的讀寫操作管腳相連。
[0037]本發(fā)明所提供的NOR Flash保護(hù)電路，采用中央處理單元對(duì)看門狗芯片的喂狗和模式選擇進(jìn)行控制，使看門狗芯片輸出復(fù)位信號(hào)來控制NOR Flash芯片的復(fù)位管腳。另外，中央處理單元通過向可編程邏輯器件發(fā)送命令，以控制NOR Flash芯片的讀寫操作。本發(fā)明通過對(duì)NOR Flash的復(fù)位管腳以及讀寫操作管腳的聯(lián)合控制，能夠?qū)崿F(xiàn)對(duì)NOR Flash的可靠寫保護(hù)。
[0038]本發(fā)明所提供的NOR Flash保護(hù)電路的另一種【具體實(shí)施方式】的示意圖如圖2所示，與上一實(shí)施例相比，該保護(hù)電路進(jìn)一步包括有:
[0039]一端與電源相連，另一端與所述可編程邏輯器件的輸出端以及所述NOR Flash芯片的讀寫操作管腳相連的跨接套K ;
[0040]此外，本實(shí)施例還可以包括:
[0041]位于所述中央處理單元的第一輸出端以及所述看門狗芯片的喂狗信號(hào)輸入端之間的第一電阻R5 ；
[0042]位于所述中央處理單元的第二輸出口以及所述看門狗芯片的模式選擇信號(hào)端之間的第二電阻R6 ；
[0043]位于所述可編程邏輯器件的輸入端以及所述中央處理單元的第三輸出端之間的第三電阻R7 ；
[0044]位于所述可編程邏輯器件的輸出端以及所述NOR Flash芯片的讀寫操作管腳之間的第四電阻R8。
[0045]本發(fā)明所提供的NOR Flash保護(hù)電路中，其可編程邏輯器件可以為現(xiàn)場(chǎng)可編程門陣列(FPGA)，也可以為復(fù)雜可編程邏輯器件(CPLD)。在本【具體實(shí)施方式】中，具體采用現(xiàn)場(chǎng)可編程門陣列(FPGA)。
[0046]在本實(shí)施例中，中央處理單元(CPU)通過兩個(gè)輸出端，即第一輸出端以及