一種多芯片間通信系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及天文技術(shù)應(yīng)用領(lǐng)域的一種通信系統(tǒng)，更具體地涉及一種用于VLBI (甚長基線干涉測量技術(shù))硬件相關(guān)處理機(jī)的多芯片間通信系統(tǒng)。
【背景技術(shù)】
[0002]天文技術(shù)領(lǐng)域中的硬件相關(guān)處理機(jī)通常采用多組信號(hào)處理板，多組前信號(hào)處理板內(nèi)的芯片與一組后信號(hào)處理板內(nèi)對(duì)應(yīng)的芯片分別通過數(shù)據(jù)線采用cPCI規(guī)范連接通信，每組前信號(hào)處理板輸出的多通道數(shù)據(jù)以64MHz的速度發(fā)送給后信號(hào)處理板的芯片組處理，前后芯片間的總體速率理論上可達(dá)2Gbps。但是這種方式的后芯片需要同時(shí)處理所有臺(tái)站的所有通道傳送的數(shù)據(jù)，后芯片數(shù)據(jù)處理量往往很大，導(dǎo)致系統(tǒng)處理速度過慢，而且現(xiàn)有技術(shù)的系統(tǒng)不夠靈活，升級(jí)困難，速度提高困難。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供用于VLBI硬件相關(guān)處理機(jī)的一種多芯片間通信系統(tǒng)，從而解決現(xiàn)有技術(shù)中處理速度緩慢、系統(tǒng)不靈活的問題。
[0004]本發(fā)明提供的多芯片間通信系統(tǒng)，包括:n個(gè)前芯片間通信模塊，η為大于I的自然數(shù)；以及η個(gè)后芯片間通信模塊，每個(gè)前芯片間通信模塊分別與η個(gè)后芯片間通信模塊連接，以使每個(gè)前芯片間通信模塊接收來自外接臺(tái)站的數(shù)據(jù)，然后根據(jù)預(yù)設(shè)的有效比特按η個(gè)通道將數(shù)據(jù)分組并重新組合，并且將重組數(shù)據(jù)以從低到高的順序分別發(fā)送給η個(gè)后芯片間通信模塊進(jìn)行處理；每個(gè)后芯片間通信模塊接收η組分別來自于η個(gè)前芯片間通信模塊的重組數(shù)據(jù)，并對(duì)該重組數(shù)據(jù)進(jìn)行去幀頭處理后緩存，同時(shí)該緩存生成對(duì)應(yīng)的控制信息反饋給對(duì)應(yīng)的η個(gè)前芯片間通信模塊以控制重組數(shù)據(jù)的發(fā)送。
[0005]每個(gè)前芯片間通信模塊包括:數(shù)據(jù)重組單元、η個(gè)前fifo緩存單元以及η個(gè)前處理單元，數(shù)據(jù)重組單元同時(shí)與η個(gè)前fifo緩存單元連接，每個(gè)前fifo緩存單元與對(duì)應(yīng)的一個(gè)前處理單元連接，η個(gè)前處理單元分別與η個(gè)后芯片間通信模塊連接。
[0006]η個(gè)前處理單元通過一高速1單元與η個(gè)后芯片間控制模塊連接。
[0007]每個(gè)前處理單元包括一用于控制高速1單元的前控制子單元、一前數(shù)據(jù)接收子單元以及一前數(shù)據(jù)發(fā)送子單元，其中，前數(shù)據(jù)接收子單元通過高速1單元接收后芯片間通信模塊反饋的控制信息以控制前數(shù)據(jù)發(fā)送子單元發(fā)送重組數(shù)據(jù)，且前數(shù)據(jù)發(fā)送子單元連接在前fifo緩存單元與高速1單元之間。
[0008]每個(gè)后芯片間通信模塊包括:n個(gè)后處理單元以及η個(gè)后fifo緩存單元，每個(gè)后處理單元與一個(gè)后fifo緩存單元連接，η個(gè)后處理單元分別與每個(gè)前芯片間通信模塊中的η個(gè)前處理單元連接。
[0009]后處理單元通過一高速10單元與η個(gè)前芯片間控制模塊連接。
[0010]后處理單元包括一用于控制高速10單元的后控制子單元、一后數(shù)據(jù)接收子單元以及一后數(shù)據(jù)發(fā)送子單元，后數(shù)據(jù)接收子單元通過高速10單元接收前芯片間通信模塊發(fā)送的重組數(shù)據(jù)并對(duì)重組數(shù)據(jù)進(jìn)行去幀頭處理后緩存至后fifo緩存單元，后數(shù)據(jù)發(fā)送子單元將后fifo緩存單元生成的控制信息經(jīng)高速1單元發(fā)送至前芯片間通信模塊以控制重組數(shù)據(jù)的發(fā)送。
[0011]根據(jù)本發(fā)明的一個(gè)實(shí)施例，η等于4。
[0012]本發(fā)明將預(yù)處理后的數(shù)據(jù)進(jìn)行重新處理/組合，每個(gè)通道的前芯片間通信模塊都可以將數(shù)據(jù)按算法要求分成η路加入數(shù)據(jù)幀頭后分別發(fā)送給η塊后芯片，每塊后芯片接收η路分別來自于η塊前芯片的數(shù)據(jù)后進(jìn)行解析、處理及回復(fù)控制信息，能夠?qū)崿F(xiàn)多通道數(shù)據(jù)并行處理，提高系統(tǒng)的靈活性及數(shù)據(jù)處理能力，達(dá)到大型數(shù)據(jù)的高速實(shí)時(shí)處理。總之，本發(fā)明增強(qiáng)了系統(tǒng)的靈活性，提高了系統(tǒng)的處理速度，使芯片的資源得到充分利用，縮小了硬件相關(guān)處理機(jī)所用硬件的規(guī)模。
【附圖說明】
[0013]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的整體結(jié)構(gòu)示意框圖；
[0014]圖2是根據(jù)圖1的實(shí)施例的單個(gè)前芯片間通信模塊的示意框圖；
[0015]圖3是根據(jù)圖1的實(shí)施例的單個(gè)后芯片間通信模塊的示意框圖。
【具體實(shí)施方式】
[0016]以下結(jié)合具體實(shí)施例，對(duì)本發(fā)明做進(jìn)一步說明。應(yīng)理解，以下實(shí)施例僅用于說明本發(fā)明而非用于限制本發(fā)明的范圍。
[0017]參見圖1，在該實(shí)施例中，用于VLBI硬件相關(guān)處理機(jī)的多芯片間通信系統(tǒng)包括前芯片間通信模塊20以及后芯片間通信模塊30，前芯片間通信模塊20分別與外接的數(shù)據(jù)預(yù)處理模塊10以及后芯片間通信模塊30連接，后芯片間通信模塊30分別與前芯片間通信模塊20以及外接的算法核模塊40連接。前芯片間通信模塊20包括第一前芯片間通信模塊21、第二前芯片間通信模塊22、第三前芯片間通信模塊23和第四前芯片間通信模塊24，四個(gè)數(shù)據(jù)預(yù)處理模塊包括第一數(shù)據(jù)預(yù)處理模塊11、第二數(shù)據(jù)預(yù)處理模塊12、第三數(shù)據(jù)預(yù)處理模塊13和第四數(shù)據(jù)預(yù)處理模塊14，四個(gè)后芯片間通信模塊30包括第一后芯片間通信模塊31、第二后芯片間通信模塊32、第三后芯片間通信模塊33和第四后芯片間通信模塊34，四個(gè)算法核包括第一算法核模塊41、第二算法核模塊42、第三算法核模塊43和第四算法核模塊44。四個(gè)前芯片間通信模塊21、22、23、24分別與對(duì)應(yīng)的四個(gè)數(shù)據(jù)預(yù)處理模塊11、12、13,14連接，每個(gè)前芯片間通信模塊21、22、23、24均通過高速10(輸入輸出口通信)單元50(圖2)與四個(gè)后芯片間通信模塊31、32、33、34連接，四個(gè)后芯片間通信模塊31、32、33、34分別與對(duì)應(yīng)的算法核模塊41、42、43、44連接。
[0018]數(shù)據(jù)預(yù)處理模塊10將接收到的臺(tái)站數(shù)據(jù)處理成所需的數(shù)據(jù)并存儲(chǔ)。每個(gè)前芯片間通信模塊21、22、23、24接收對(duì)應(yīng)的數(shù)據(jù)預(yù)處理模塊11、12、13、14發(fā)送的數(shù)據(jù)信息，并根據(jù)算法要求，完成數(shù)據(jù)的重新處理、組合，生成四組數(shù)據(jù)信息，然后按高速10(輸入輸出口通信)傳輸要求及控制信息將四組數(shù)據(jù)分別發(fā)送給四個(gè)后芯片間通信模塊31、32、33、34，前芯片間通信模塊21、22、23、24同時(shí)接收來自于四個(gè)后芯片間通信模塊31、32、33、34的數(shù)據(jù)信息，控制數(shù)據(jù)發(fā)送情況。每個(gè)后芯片間通信模塊31、32、33、34接收四組分別來自于四個(gè)前芯片間通信模塊21、22、23、24的帶幀頭信息的通道數(shù)據(jù)，并對(duì)數(shù)據(jù)進(jìn)行去幀頭處理后緩存，同時(shí)根據(jù)數(shù)據(jù)緩存的狀態(tài)，生成對(duì)應(yīng)的控制信息發(fā)送給對(duì)應(yīng)的四個(gè)前芯片間通信模塊21、22、23、24，以達(dá)到數(shù)據(jù)發(fā)送的可控。算法核模塊40將從四個(gè)后芯片間通信模塊31、32、33、34接收到的數(shù)據(jù)進(jìn)行算法處理得到最后結(jié)果。此系統(tǒng)具有很強(qiáng)的靈活性，可根據(jù)需要控制多個(gè)前芯片間通信模塊的數(shù)據(jù)同步的發(fā)送及停止，也可以根據(jù)需要進(jìn)行裁剪設(shè)計(jì)以滿足所需要的臺(tái)站數(shù)及通道數(shù)，例如，前芯片間通信模塊可以為三組或者五組，至少應(yīng)為一組。
[0019]具體地，再參見圖2，其示出了根據(jù)圖1的實(shí)施例的單個(gè)前芯片間通信模塊的具體實(shí)現(xiàn)框圖。此處以第一前芯片間通信模塊21為例進(jìn)行說明，其主要包括:數(shù)據(jù)重組單元211、四個(gè)前fifo (先入先出)緩存單元212以及四個(gè)前處理單元210，其中，數(shù)據(jù)重組單元211可同時(shí)連接四個(gè)前fifo緩存單元212，每個(gè)前fifo緩存單元與對(duì)應(yīng)的一個(gè)前處理單元210連接，從而使數(shù)據(jù)重組單元211與高速1單元50之間形成四個(gè)通道的前fifo緩存單元212以及前處理單元210。每個(gè)前處理單元210包括前控制子單元213、前數(shù)據(jù)接收子單元214以及前數(shù)據(jù)發(fā)送子單元215，第一數(shù)據(jù)預(yù)處理模塊11與數(shù)據(jù)重組單元211連接，數(shù)據(jù)重組單元211與每個(gè)前fifo緩存單元212連接，每個(gè)前fifo緩存單元212與對(duì)應(yīng)的前數(shù)據(jù)發(fā)送子單元215連接，每個(gè)前處理單元210的前數(shù)據(jù)發(fā)送子單元215分別與對(duì)應(yīng)的前fifo緩存單元以及高速10單元50連接，前數(shù)據(jù)接收子單元214分別與高速10單元50以及對(duì)應(yīng)的前數(shù)據(jù)發(fā)送子單元215連接，每個(gè)前處理單元210的前控制子單元213與高速10單元50連接。
[0020]數(shù)據(jù)重組單元211接收數(shù)據(jù)預(yù)處理模塊11處理后的臺(tái)站數(shù)據(jù)，并根據(jù)有效比特，按通道將數(shù)據(jù)分組并重新組合，如有效比特為32bit，平均的分成4組，按照每個(gè)前芯片對(duì)應(yīng)需要發(fā)送連接的芯片順序?qū)?shù)據(jù)進(jìn)行重組，假設(shè)第一前芯片間通信模塊21的第
1、2、3、4組數(shù)據(jù)線分別對(duì)應(yīng)后芯片間通信模塊31、32、33、34，則重組后的數(shù)據(jù)(31_0)為(15-8) & (23-6) & (31-24) & (7-0)，將32bit的重組數(shù)據(jù)從低到高順序每組8bit分別存入4個(gè)Sbit輸入32bit輸出的前fifo緩存單元212，以便于將數(shù)據(jù)分別發(fā)送給四個(gè)后芯片間通信模塊進(jìn)行處理。
[0021]前數(shù)據(jù)發(fā)送子單元215根據(jù)上述每個(gè)前fifo緩存單元212的狀態(tài)信息及接收到的后芯片控制信息進(jìn)行fifo數(shù)據(jù)讀取。當(dāng)可以傳輸有效數(shù)據(jù)時(shí)，讀取fifo數(shù)據(jù)；當(dāng)不可傳輸有效數(shù)據(jù)時(shí)，數(shù)據(jù)設(shè)置為固定的編碼數(shù)據(jù)如BCBCBCBC，并將數(shù)據(jù)處理成所需的傳輸格式，如每512個(gè)32bit的數(shù)據(jù)為一幀，添加位對(duì)齊信息和字對(duì)齊信息作為幀頭，組成完整的一幀數(shù)據(jù)。同時(shí)產(chǎn)生高速10單元50的傳輸控制使能信號(hào)，將數(shù)據(jù)幀及傳輸控制使能發(fā)送給高速10單元50進(jìn)行數(shù)據(jù)傳輸。