一種基于power平臺(tái)的內(nèi)存板上電時(shí)序的控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及服務(wù)器上電時(shí)序控制技術(shù)領(lǐng)域，能夠簡(jiǎn)化內(nèi)存板卡設(shè)計(jì)，節(jié)約空間，實(shí)現(xiàn)服務(wù)器高度集成化，具體地說，特別涉及一種基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法。
【背景技術(shù)】
[0002]在當(dāng)今的服務(wù)器行業(yè)，高性能與高度集成化已經(jīng)成為主流，硬件廠商無不考慮在有限的空間中集成盡可能多的運(yùn)算性能?？偹苤?，服務(wù)器的運(yùn)算性能除了與CPU、散熱、存儲(chǔ)、1帶寬以及供電外，還與內(nèi)存有著莫大的關(guān)系，特別是在運(yùn)行大型數(shù)據(jù)庫(kù)等軟件時(shí)，盡可能多的內(nèi)存帶寬與容量可以顯著提升整個(gè)系統(tǒng)的性能與穩(wěn)定性。但是在板上空間有限的情況下，能夠向板外擴(kuò)展的內(nèi)存板便應(yīng)運(yùn)而生。
[0003]內(nèi)存板是使用內(nèi)存緩沖器(Memory Buffer)作為媒介進(jìn)行內(nèi)存擴(kuò)展的部件，內(nèi)存緩沖器通過高速總線向上與CPU進(jìn)行數(shù)據(jù)傳輸，向下提供多個(gè)DDR Port進(jìn)行內(nèi)存擴(kuò)展，并能夠?qū)PU與內(nèi)存之間交換的數(shù)據(jù)進(jìn)行控制與編解碼。內(nèi)存板即是以內(nèi)存緩沖器為核心進(jìn)行的板卡設(shè)計(jì)，配以相應(yīng)的電源、結(jié)構(gòu)、散熱等。
[0004]U⑶9090是一款10電壓軌PMBus / I2C可尋址電源排序器和監(jiān)視器。該器件集成了一個(gè)2.5V、0.5%的內(nèi)部參考電壓的12位的ADC，用于監(jiān)視10個(gè)電源輸入。23個(gè)GP1引腳可用于電源啟用、上電復(fù)位信號(hào)、外部中斷、級(jí)聯(lián)及其他系統(tǒng)功能。利用這些引腳，UCD9090可支持裕度調(diào)節(jié)及通用型PWM功能。
[0005]本發(fā)明設(shè)計(jì)了一種基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法。

【發(fā)明內(nèi)容】

[0006]本發(fā)明為了彌補(bǔ)現(xiàn)有技術(shù)的缺陷，提供了一種能夠簡(jiǎn)化內(nèi)存板卡設(shè)計(jì)的基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法。
[0007]本發(fā)明是通過如下技術(shù)方案實(shí)現(xiàn)的:
一種基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，其特征在于:所述內(nèi)存板以UCD9090為核心進(jìn)行內(nèi)存板上電時(shí)序的監(jiān)視和控制，當(dāng)系統(tǒng)主板開始上電后，首先由程序存儲(chǔ)單元PSU提供12V電源給內(nèi)存板，隨后系統(tǒng)FPGA發(fā)出內(nèi)存板上電使能信號(hào)CMB_EN，UCD9090開始按照設(shè)定輸出使能信號(hào)，并根據(jù)監(jiān)控到的前一電壓準(zhǔn)位的狀況來輸出后一電壓的使能信號(hào)，最后當(dāng)所有的電壓上電完成后，U⑶9090通過GP1輸出CMB_PG00D信號(hào)給系統(tǒng)FPGA，并且將內(nèi)存板上的電壓狀況通過PMBus傳遞給BMC，BMC即可對(duì)內(nèi)存板的電壓進(jìn)行監(jiān)控。
[0008]所述U⑶9090根據(jù)設(shè)定以及監(jiān)控到的電壓來進(jìn)行上電時(shí)序的控制，在監(jiān)控到時(shí)序中的上一電壓軌達(dá)到規(guī)定的準(zhǔn)位后，將下一電壓軌的使能信號(hào)通過設(shè)定的腳位延遲推出。
[0009]所述系統(tǒng)主板分別為內(nèi)存板提供12V電源和3.3V_AUX電源，其中12V電源用于產(chǎn)生內(nèi)存緩沖器Buffer以及內(nèi)存DIMM所需要的0.675V、0.95V、1.09V、1.12V、1.35V以及1.5V，3.3V_AUX電源用于給內(nèi)存的SPD以及U⑶9090供電，同時(shí)通過1.2V邏輯產(chǎn)生內(nèi)存緩沖器Buffer所需要的1.2V_AUX。
[0010]所述3.3V_AUX電源上電完畢后，U⑶9090在BMC的控制下完成初始化，同時(shí)開始監(jiān)控內(nèi)存板上的電壓狀態(tài)，并將電壓狀態(tài)通過PMBus傳遞給BMC ;所述UCD9090完成初始化之后，使用TI提供的Fuison⑶I界面通過PMBus與U⑶9090建立通信，并對(duì)U⑶9090的腳位定義、時(shí)序延遲、電壓規(guī)格做出設(shè)定。
[0011]本發(fā)明的有益效果是:該基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，僅使用一顆芯片就可以實(shí)現(xiàn)內(nèi)存板上電時(shí)序的控制與板上電壓的監(jiān)控，達(dá)到了簡(jiǎn)化板卡設(shè)計(jì)與節(jié)約空間的目的。
【附圖說明】
[0012]附圖1為發(fā)明內(nèi)存板時(shí)序控制拓?fù)涫疽鈭D。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的說明。
[0014]該基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，以U⑶9090為核心進(jìn)行內(nèi)存板上電時(shí)序的監(jiān)視和控制，當(dāng)系統(tǒng)主板開始上電后，首先由程序存儲(chǔ)單元PSU提供12V電源給內(nèi)存板，但是此時(shí)UCD9090并未發(fā)出使能信號(hào)，隨后系統(tǒng)FPGA發(fā)出內(nèi)存板上電使能信號(hào)CMB_EN，UCD9090開始按照設(shè)定輸出使能信號(hào)，并根據(jù)監(jiān)控到的前一電壓準(zhǔn)位的狀況來輸出后一電壓的使能信號(hào)，最后當(dāng)所有的電壓上電完成后，U⑶9090通過GP1輸出CMB_PG00D信號(hào)給系統(tǒng)FPGA，并且將內(nèi)存板上的電壓狀況通過PMBus傳遞給BMC，BMC即可對(duì)內(nèi)存板的電壓進(jìn)行監(jiān)控。
[0015]所述U⑶9090根據(jù)設(shè)定以及監(jiān)控到的電壓來進(jìn)行上電時(shí)序的控制，在監(jiān)控到時(shí)序中的上一電壓軌達(dá)到規(guī)定的準(zhǔn)位后，將下一電壓軌的使能信號(hào)通過設(shè)定的腳位延遲推出。
[0016]所述系統(tǒng)主板分別為內(nèi)存板提供12V電源和3.3V_AUX電源，其中12V電源用于產(chǎn)生內(nèi)存緩沖器Buffer以及內(nèi)存DIMM所需要的0.675V、0.95V、1.09V、1.12V、1.35V以及
1.5V，3.3V_AUX電源用于給內(nèi)存的SPD以及U⑶9090供電，同時(shí)通過1.2V邏輯產(chǎn)生內(nèi)存緩沖器Buffer所需要的1.2V_AUX。
[0017]所述3.3V_AUX電源上電完畢后，U⑶9090在BMC的控制下完成初始化，同時(shí)開始監(jiān)控內(nèi)存板上的電壓狀態(tài)，并將電壓狀態(tài)通過PMBus傳遞給BMC ;所述UCD9090完成初始化之后，使用TI提供的Fuison⑶I界面通過PMBus與U⑶9090建立通信，并對(duì)U⑶9090的腳位定義、時(shí)序延遲、電壓規(guī)格做出設(shè)定。
【主權(quán)項(xiàng)】
1.一種基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，其特征在于:所述內(nèi)存板以UCD9090為核心進(jìn)行內(nèi)存板上電時(shí)序的監(jiān)視和控制，當(dāng)系統(tǒng)主板開始上電后，首先由程序存儲(chǔ)單元PSU提供12V電源給內(nèi)存板，隨后系統(tǒng)FPGA發(fā)出內(nèi)存板上電使能信號(hào)CMB_EN，UCD9090開始按照設(shè)定輸出使能信號(hào)，并根據(jù)監(jiān)控到的前一電壓準(zhǔn)位的狀況來輸出后一電壓的使能信號(hào)，最后當(dāng)所有的電壓上電完成后，U⑶9090通過GP1輸出CMB_PG00D信號(hào)給系統(tǒng)FPGA，并且將內(nèi)存板上的電壓狀況通過PMBus傳遞給BMC，BMC即可對(duì)內(nèi)存板的電壓進(jìn)行監(jiān)控。
2.根據(jù)權(quán)利要求1所述的基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，其特征在于:所述UCD9090根據(jù)設(shè)定以及監(jiān)控到的電壓來進(jìn)行上電時(shí)序的控制，在監(jiān)控到時(shí)序中的上一電壓軌達(dá)到規(guī)定的準(zhǔn)位后，將下一電壓軌的使能信號(hào)通過設(shè)定的腳位延遲推出。
3.根據(jù)權(quán)利要求1所述的基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，其特征在于:所述系統(tǒng)主板分別為內(nèi)存板提供12V電源和3.3V_AUX電源，其中12V電源用于產(chǎn)生內(nèi)存緩沖器 Buffer 以及內(nèi)存 DIMM 所需要的 0.675V、0.95V、1.09V、1.12V、1.35V 以及 1.5V，3.3V_AUX電源用于給內(nèi)存的SPD以及U⑶9090供電，同時(shí)通過1.2V邏輯產(chǎn)生內(nèi)存緩沖器Buffer所需要的1.2V_AUX。
4.根據(jù)權(quán)利要求1所述的基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，其特征在于:所述3.3V_AUX電源上電完畢后，UCD9090在BMC的控制下完成初始化，同時(shí)開始監(jiān)控內(nèi)存板上的電壓狀態(tài)，并將電壓狀態(tài)通過PMBus傳遞給BMC ;所述UCD9090完成初始化之后，使用TI提供的Fuison⑶I界面通過PMBus與U⑶9090建立通信，并對(duì)U⑶9090的腳位定義、時(shí)序延遲、電壓規(guī)格做出設(shè)定。
【專利摘要】本發(fā)明特別涉及一種基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法。該基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，所述內(nèi)存板以UCD9090為核心進(jìn)行內(nèi)存板上電時(shí)序的監(jiān)視和控制，UCD9090在BMC的控制下完成初始化，同時(shí)開始監(jiān)控內(nèi)存板上的電壓狀態(tài)，并將電壓狀態(tài)通過PMBus傳遞給BMC，BMC即可對(duì)內(nèi)存板的電壓進(jìn)行監(jiān)控。該基于POWER平臺(tái)的內(nèi)存板上電時(shí)序的控制方法，僅使用一顆芯片就可以實(shí)現(xiàn)內(nèi)存板上電時(shí)序的控制與板上電壓的監(jiān)控，達(dá)到了簡(jiǎn)化板卡設(shè)計(jì)與節(jié)約空間的目的。
【IPC分類】G06F11-30, G06F1-26
【公開號(hào)】CN104571442
【申請(qǐng)?zhí)枴緾N201510037695
【發(fā)明人】王耀亭, 王風(fēng)謙, 貢維
【申請(qǐng)人】浪潮電子信息產(chǎn)業(yè)股份有限公司
【公開日】2015年4月29日
【申請(qǐng)日】2015年1月26日