專利名稱：由單處理器執(zhí)行多種不同重要級(jí)別的功能的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種允許由多功能單處理器執(zhí)行的方法及器件，用于工業(yè)過(guò)程控制，其中的一些功能要求具有高級(jí)別的操作安全性。
它特別適用、但不只是適用于飛行器(aerodyne)上的計(jì)算機(jī)，這些計(jì)算機(jī)用來(lái)提供不同的飛行控制功能。這類(lèi)設(shè)備當(dāng)前的發(fā)展趨勢(shì)在于獲得飛行控制任務(wù)的更高自動(dòng)化，特別是在飛行器的駕駛方面。該趨勢(shì)導(dǎo)致了設(shè)備更復(fù)雜、更龐大、更消耗能源以及成本更高，這些都為設(shè)備的維護(hù)增加了困難。
為了解決這個(gè)問(wèn)題，看起來(lái)要將這些設(shè)備集成起來(lái)并使它模塊化。為此，已經(jīng)提出了一種結(jié)構(gòu)，該結(jié)構(gòu)將不同的電子模塊集成在電子框架(rack)——或叫電子盒(cabinet)內(nèi)，這些模塊用于采集那些產(chǎn)生于傳感器和其他機(jī)載設(shè)備如飛行指令生成器的信息。
已經(jīng)嘗試了將包含周期性執(zhí)行多任務(wù)的處理器組化在同一個(gè)模塊內(nèi)的工作，對(duì)于必要的計(jì)算與處理操作，令同一處理器處于時(shí)分模式已使該項(xiàng)工作成為可能。
然而，對(duì)安裝于飛行器上的設(shè)備來(lái)說(shuō)，重要性的級(jí)別通常與所執(zhí)行的每一項(xiàng)功能以及該功能所使用的數(shù)據(jù)相聯(lián)系。每一級(jí)別的安全性對(duì)應(yīng)于有關(guān)權(quán)威部門(mén)用于確證航空設(shè)備可靠程度而要求的一個(gè)最大故障率。因此，具有最重要級(jí)別的功能是指那些其故障可導(dǎo)致災(zāi)難性后果的功能。所以這些功能必須表現(xiàn)出非常低的故障可能性(＜10-9/飛行小時(shí))。類(lèi)似地，最重要的數(shù)據(jù)是指那些如果再也無(wú)法得到或出錯(cuò)時(shí)將引發(fā)災(zāi)難性事件的數(shù)據(jù)。當(dāng)然，數(shù)據(jù)的重要性與使用該數(shù)據(jù)的功能的重要性無(wú)關(guān)，具有不同重要級(jí)別的多個(gè)功能可以使用同一個(gè)數(shù)據(jù)。
由多項(xiàng)功能共享同一個(gè)處理器，會(huì)導(dǎo)致同一個(gè)處理器執(zhí)行重要性不同的任務(wù)，因此會(huì)顯著增加一些不太重要之功能——如與設(shè)備維護(hù)相關(guān)的功能，擾亂甚至關(guān)斷最重要功能的執(zhí)行過(guò)程的危險(xiǎn)。因此有必要制訂特殊的規(guī)定以便使裝載的功能，特別是那些最重要的功能，可以以確證機(jī)載設(shè)備的權(quán)威部門(mén)所要求的安全級(jí)別來(lái)運(yùn)行。
為此，冗余結(jié)構(gòu)已經(jīng)被提出，在此種結(jié)構(gòu)中，所有的模塊，特別是那些應(yīng)用于重要功能的模塊，均為三重設(shè)計(jì)，該方式下，重要功能甚至可以在有故障的情況下繼續(xù)執(zhí)行。然而，以降低成本、所需模塊數(shù)目、電力消耗及浪費(fèi)、故障率和增加設(shè)備維護(hù)簡(jiǎn)便性的觀點(diǎn)來(lái)看，這種解決方案并沒(méi)有太多的好處。
而且，這種冗余結(jié)構(gòu)意味著不僅復(fù)制重要的功能，還復(fù)制諸如維護(hù)功能等非重要功能。
本發(fā)明的目的是消除這些缺點(diǎn)。為此，提出了一種用于多功能之單處理器的執(zhí)行過(guò)程的方法，其中每一項(xiàng)功能均組化了若干項(xiàng)任務(wù)。該單處理器具有對(duì)用于程序、數(shù)據(jù)及輸入輸出寄存器的可尋址空間進(jìn)行尋址操作的能力，輸入輸出寄存器允許處理器與其環(huán)境進(jìn)行通訊。
根據(jù)本發(fā)明，該方法的特征在于，包括-分配由處理器執(zhí)行之每一項(xiàng)功能的訪問(wèn)權(quán)利，-將處理器可尋址空間分成可尋址分區(qū)，并將每一個(gè)可尋址分區(qū)與其中一個(gè)功能的訪問(wèn)權(quán)利相聯(lián)系，這樣允許每一個(gè)功能能訪問(wèn)至少一個(gè)可尋址分區(qū)-將處理器的使用時(shí)間劃分為周期(cyclic)時(shí)間片段，將每一個(gè)周期時(shí)間片段與所有功能中的一個(gè)功能訪問(wèn)該時(shí)間片段的權(quán)利相聯(lián)系，在此方法下，允許每一個(gè)功能能夠在至少一個(gè)時(shí)間片段的過(guò)程中得以執(zhí)行，-在每一個(gè)新時(shí)間片段的開(kāi)始，確認(rèn)處理器已經(jīng)終止前一個(gè)功能的執(zhí)行，若前一個(gè)功能的執(zhí)行未終止，送一個(gè)出錯(cuò)信號(hào)給處理器；更新當(dāng)前訪問(wèn)權(quán)利，該權(quán)利對(duì)應(yīng)于與新的時(shí)間片段相關(guān)聯(lián)的訪問(wèn)權(quán)利；激活相應(yīng)功能的任務(wù)；-處理器每一次訪問(wèn)可尋址分區(qū)期間，讀取與被訪問(wèn)的可尋址分區(qū)相關(guān)的訪問(wèn)權(quán)利；將該訪問(wèn)權(quán)利和與當(dāng)前時(shí)間片段相關(guān)聯(lián)的訪問(wèn)權(quán)利進(jìn)行比較；在比較出現(xiàn)不一致的情況下，向處理器發(fā)送一個(gè)錯(cuò)誤信號(hào)這些規(guī)定允許由一個(gè)單處理器以完全獨(dú)立的方式執(zhí)行多個(gè)功能，使防止處理器產(chǎn)生的一個(gè)尋址錯(cuò)誤導(dǎo)致修改已分配給其他功能的存貯器空間成為可能，而該錯(cuò)誤信號(hào)是處理器在執(zhí)行一個(gè)功能時(shí)產(chǎn)生的。同時(shí)防止因超過(guò)一項(xiàng)功能所分配時(shí)間而產(chǎn)生的執(zhí)行錯(cuò)誤去擾亂下一個(gè)功能的執(zhí)行。在周期時(shí)間片段中可能出現(xiàn)的錯(cuò)誤將因此嚴(yán)格限制于該時(shí)間片段，不會(huì)影響下一個(gè)時(shí)間片段內(nèi)執(zhí)行的功能。
在這種方式下，將具有不同重要級(jí)別的功能組合到同一個(gè)模塊中已經(jīng)成為可能，該模塊包括一個(gè)單處理器，不會(huì)引致出現(xiàn)錯(cuò)誤之風(fēng)險(xiǎn)的增加。
因此再不需要全部使用雙重或三重結(jié)構(gòu)，而僅僅是在最重要的功能采用雙重或三重結(jié)構(gòu)。本發(fā)明可顯著地減少這類(lèi)設(shè)備的成本、體積和電力浪費(fèi)。
另外，由于故障僅限于被影響的功能，所以設(shè)備的維護(hù)，特別是錯(cuò)誤定位及修理操作可顯著地變得更容易一些。
就工業(yè)過(guò)程的實(shí)時(shí)控制而言，被執(zhí)行的功能通常都包括幾項(xiàng)階段執(zhí)行的任務(wù)，每一項(xiàng)任務(wù)均有一個(gè)重要性級(jí)別。此文中，與本發(fā)明相關(guān)的方法還包括-將可尋址空間的分區(qū)劃分成可尋址區(qū)域，將這些區(qū)域與訪問(wèn)權(quán)利相聯(lián)系，-按照任務(wù)的不同重要級(jí)別，將每個(gè)可尋址分區(qū)的區(qū)域的訪問(wèn)權(quán)利分配給與該可尋址分區(qū)對(duì)應(yīng)的功能的各項(xiàng)任務(wù)，-在每一個(gè)任務(wù)的激活過(guò)程中，更新當(dāng)前訪問(wèn)權(quán)利，和-在每一次訪問(wèn)可尋址區(qū)域的過(guò)程中，將與可尋址區(qū)域相關(guān)的訪問(wèn)權(quán)利和當(dāng)前正在執(zhí)行的任務(wù)的訪問(wèn)權(quán)利進(jìn)行比較。
本發(fā)明涉及的方法還包括分配給每一項(xiàng)任務(wù)一個(gè)最短和最長(zhǎng)的執(zhí)行時(shí)間，在每一項(xiàng)任務(wù)執(zhí)行結(jié)束時(shí)檢查這些時(shí)間是否相符，當(dāng)條件不滿足時(shí)發(fā)送一個(gè)錯(cuò)誤信號(hào)。
該項(xiàng)規(guī)定允許處理器對(duì)任務(wù)的執(zhí)行進(jìn)行更精確的檢查，因此可以更好地檢測(cè)到錯(cuò)誤。
為進(jìn)一步限制尋址錯(cuò)誤的出現(xiàn)，用于每一個(gè)時(shí)間片段的由處理器尋址的空間區(qū)域均由未被使用之區(qū)域分隔，因此使防止一些尋址錯(cuò)誤引發(fā)存儲(chǔ)器的錯(cuò)誤修改或錯(cuò)誤輸出成為可能。
依據(jù)本發(fā)明的另一個(gè)特征，用于程序和數(shù)據(jù)的存儲(chǔ)器的未用區(qū)域用可由處理器執(zhí)行的代碼充填，使終止或關(guān)斷后者成為可能，因此可能導(dǎo)致超過(guò)分配給當(dāng)前正在執(zhí)行的任務(wù)的最長(zhǎng)時(shí)間。
以下部分將參考附圖，借助一個(gè)非限定例子，描述本發(fā)明涉及的裝置的一個(gè)實(shí)施例，其中

圖1表示安裝于飛行器上的電子設(shè)備，其組合了若干模塊；圖2以更具體的細(xì)節(jié)表現(xiàn)一個(gè)模塊的處理單元；圖3舉例說(shuō)明本發(fā)明中處理單元的操作方式；圖4表示一個(gè)處理單元的存儲(chǔ)器之一部分的組織；圖5表示儲(chǔ)存于存儲(chǔ)器內(nèi)的訪問(wèn)權(quán)利之編碼；圖6舉例說(shuō)明將處理器的使用分配成為周期時(shí)間片段(slice)。
圖1中所示電子設(shè)備1采用了電子框架的形式，其中插入并互聯(lián)了模塊21至25，模塊IOM25負(fù)責(zé)管理非重要、模擬和離散數(shù)據(jù)的輸入和輸出，模塊IOP24集中非重要的數(shù)字?jǐn)?shù)據(jù)，模塊FGM23負(fù)責(zé)處理與自動(dòng)控制相關(guān)的重要數(shù)據(jù)，模塊SPM22負(fù)責(zé)提供防止發(fā)生延誤危險(xiǎn)之功能，初級(jí)電源模塊PPSM21組合了28-伏初級(jí)電壓預(yù)調(diào)制功能，該初級(jí)電壓由飛行器的兩根總電源線26和27提供，其他模塊22至25均含一個(gè)二級(jí)電源電路，包括低成本的變壓器，用于提供適用于自身需要的電壓。
除了用于管理模擬和離散數(shù)據(jù)的模塊25，其他模塊22至24均包含一個(gè)位于微處理器卡30上的處理單元及特殊的但具有類(lèi)似結(jié)構(gòu)的擴(kuò)展卡31至33，該擴(kuò)展卡特別用于模塊的輸入和輸出任務(wù)。用于管理模擬和離散數(shù)據(jù)的模塊25也包含兩塊卡28和29，但兩者均致力于輸入和輸出的管理，不帶有處理器。
應(yīng)該注意的是，在設(shè)備，如1的若干部分中，兩個(gè)相同模塊在冗余模式或補(bǔ)充處理操作中可能表現(xiàn)相同的處理狀況，依賴于所執(zhí)行功能的重要性。因此該結(jié)構(gòu)提供大量的適應(yīng)與配置可能性。
在圖2中，處理單元40包含一個(gè)由時(shí)鐘71調(diào)制的微處理器70，其操作方式由watchdog電路75監(jiān)視，watchdog由另一個(gè)時(shí)鐘76調(diào)制。微處理器70通過(guò)地址與數(shù)據(jù)總線72連接到不易失型程序存儲(chǔ)器81，連接到易失型數(shù)據(jù)存儲(chǔ)器82，如ASIC電路73。由微處理器70提供的訪問(wèn)地址在送上總線72之前被一個(gè)地址解碼器74處理。
模塊22至24的處理單元是相同的。但是，由這些不同的卡中的每一個(gè)所執(zhí)行之功能可能是非常不同的類(lèi)型，不同的持續(xù)時(shí)間，特別地，不同的重要級(jí)別。因此必須采取特殊的措施來(lái)確保含有多個(gè)任務(wù)的功能的正確執(zhí)行。因此，舉例來(lái)說(shuō)，模塊IOP24具有下列功能-將非重要數(shù)據(jù)集中于處理組件1和2中，該數(shù)據(jù)源自飛行器的不同系統(tǒng)及與電子設(shè)備面板相關(guān)聯(lián)的部分-參數(shù)的形成及檢查邏輯發(fā)生和預(yù)定的冗余功能-收集及整形送至飛行編碼器的數(shù)據(jù)
-送至全體人員的報(bào)警信號(hào)的產(chǎn)生及視聽(tīng)報(bào)警設(shè)施的啟動(dòng)-與其他設(shè)備的聯(lián)系，如地面接近報(bào)警系統(tǒng)(GPWS)，以及-檢測(cè)系統(tǒng)及故障定位，后者的重要程度比其他功能要低。
為禁止一個(gè)功能擾亂其他功能，特別是一個(gè)不太重要的功能關(guān)斷一個(gè)更重要功能的執(zhí)行，ASIC電路73包括-用于管理處理單元40之輸入輸出的電路77，其可能為離散的或串行的ARINC數(shù)字型429，-用于管理外圍設(shè)備的電路78包含在微處理器70尋址的區(qū)域間快速轉(zhuǎn)移數(shù)據(jù)的裝置，為處理器70記錄時(shí)間及生成周期性中斷頭的部分，以界定周期時(shí)間片段，以及-用于檢查訪問(wèn)由處理器70尋址的空間之電路79，該項(xiàng)檢查成為訪問(wèn)由微處理器執(zhí)行的不同任務(wù)的一項(xiàng)功能，這些訪問(wèn)權(quán)利存儲(chǔ)于由總線72編址的另一個(gè)非易失性存儲(chǔ)器80中，其數(shù)據(jù)口連接到ASIC電路73。
訪問(wèn)檢查電路79包含用于檢查微處理器70尋址的空間之尋址位置(plane)的裝置79，該空間包括存儲(chǔ)器81，82和輸入及輸出寄存器，該寄存器可由負(fù)責(zé)管理輸入和輸出的電路77所訪問(wèn)。
而且，存儲(chǔ)器80接到數(shù)據(jù)總線的高端位，因此使儲(chǔ)存于存儲(chǔ)器中的訪問(wèn)權(quán)利與微處理器尋址的空間的每一個(gè)設(shè)置，如512個(gè)字節(jié)，相聯(lián)系成為可能。
如圖3所示，用于檢查訪問(wèn)可由微處理器尋址的空間之電路79包含一個(gè)寄存器111，內(nèi)含與當(dāng)前周期時(shí)間片段相聯(lián)系的授權(quán)訪問(wèn)權(quán)利，這項(xiàng)權(quán)利由微處理器70在每一個(gè)時(shí)間片段開(kāi)始時(shí)更新，如一個(gè)中斷標(biāo)示的那樣。該電路連接到非易失性存儲(chǔ)器80的數(shù)據(jù)總線上，該存儲(chǔ)器包含微處理器70尋址的空間的每一個(gè)區(qū)域的訪問(wèn)權(quán)利。
在圖4中，包含程序的存儲(chǔ)器81與包含數(shù)據(jù)的存儲(chǔ)器82分隔成分區(qū)114p，115p，114d，115d，分別分配到兩個(gè)不同的功能F1，F(xiàn)2，分區(qū)114p和115p分別包含由微處理器70可執(zhí)行的程序，使執(zhí)行功能F1，F(xiàn)2成為可能。分區(qū)114d和115d分別包含F(xiàn)1，F(xiàn)2專用的數(shù)據(jù)。既然每一項(xiàng)功能包含若干任務(wù)J11，J12，J21，那么分區(qū)114p，115p，114d，115d輪流被分成若干個(gè)區(qū)域116p，117p，118p，116d，117d，118d，每一個(gè)存儲(chǔ)區(qū)域包含有針對(duì)相應(yīng)功能Fi的一項(xiàng)任務(wù)Jij的程序，或在需要時(shí)，被用來(lái)儲(chǔ)存數(shù)據(jù)。
因此，由微處理器尋址的空間被分成分區(qū)，在同一分區(qū)內(nèi)部又分成區(qū)域，每一個(gè)區(qū)域與一項(xiàng)訪問(wèn)權(quán)利相聯(lián)系。
而且，由每一個(gè)周期性任務(wù)使用的存儲(chǔ)器區(qū)域被存儲(chǔ)器的未用區(qū)域所隔離(圖4中所示的陰影區(qū)域)，所以保證一些地址錯(cuò)誤不會(huì)對(duì)其他功能產(chǎn)生影響。
當(dāng)微處理器70以給定地址訪問(wèn)存儲(chǔ)器81，82中的一個(gè)的時(shí)候，后者在地址總線72a上向微處理器70之可尋址空間中的已編址存貯區(qū)域和存貯器80發(fā)送信息，存儲(chǔ)器80便向檢查服務(wù)電路79提供該已編址區(qū)域的訪問(wèn)權(quán)利。檢查服務(wù)電路79包含一個(gè)比較器113，它比較產(chǎn)生于寄存器111的訪問(wèn)權(quán)利和讀自存儲(chǔ)器80的訪問(wèn)權(quán)利。
若比較器探測(cè)出差別，當(dāng)操作為寫(xiě)訪問(wèn)時(shí)，它將禁止微處理器70訪問(wèn)已編址的存儲(chǔ)器區(qū)域，并且為微處理器70生成一個(gè)存儲(chǔ)器訪問(wèn)侵入中斷邊界。當(dāng)操作為讀訪問(wèn)時(shí)，它僅簡(jiǎn)單地發(fā)一個(gè)信號(hào)指明讀取發(fā)生在一個(gè)禁止區(qū)域內(nèi)。若從存儲(chǔ)器80中讀出的訪問(wèn)權(quán)利與存貯在寄存器111中的訪問(wèn)權(quán)利相一致，則數(shù)據(jù)可于數(shù)據(jù)總線72d之上在微處理器和存儲(chǔ)器區(qū)域間進(jìn)行交換。
圖5中，存儲(chǔ)于存儲(chǔ)器80中的訪問(wèn)權(quán)利字(word)每一個(gè)均包含4個(gè)字段，即對(duì)應(yīng)于重要級(jí)別的字段121，對(duì)應(yīng)于分區(qū)數(shù)的字段122，寫(xiě)保護(hù)字段123和讀保護(hù)字段124。
根據(jù)本發(fā)明的一個(gè)擴(kuò)展，比較器113可以進(jìn)一步被授權(quán)訪問(wèn)對(duì)應(yīng)于與當(dāng)前時(shí)間片段中功能相同之功能的區(qū)域，其訪問(wèn)權(quán)利級(jí)別低于當(dāng)前任務(wù)的級(jí)別，這樣就在執(zhí)行一項(xiàng)功能的任務(wù)時(shí)建立起一套等級(jí)制度。
尋址錯(cuò)誤的檢測(cè)使得抵消可能產(chǎn)生的失誤成為可能，這種抵消是通過(guò)預(yù)先排除存儲(chǔ)器中任何錯(cuò)誤修改或錯(cuò)誤訪問(wèn)輸出寄存器來(lái)實(shí)現(xiàn)的，作為失誤嚴(yán)重性的表現(xiàn)，該錯(cuò)誤將掛起任務(wù)或缺省該功能。這樣做可以防止任何誤傳播到由微處理器執(zhí)行的其他功能，也可以防止誤傳播到可尋址空間的其他部分中去。
根據(jù)圖6所示，本發(fā)明所涉及的方法使使用同一處理器分別執(zhí)行多個(gè)功能成為可能，每一個(gè)功能包含多個(gè)任務(wù)，微處理器70的使用時(shí)間被周期性中斷IT RTC分隔成若干段，而IT RTC是由外圍管理電路78的實(shí)時(shí)時(shí)鐘產(chǎn)生的。當(dāng)微處理器執(zhí)行功能F1，F(xiàn)2，F(xiàn)3時(shí)，兩個(gè)IT RTC中斷之間的時(shí)間間隔本身又被中斷ITS2，ITS3分隔成許多時(shí)間片段，ITS2和ITS3分離開(kāi)來(lái)作為時(shí)間功能，該時(shí)間分配給每一個(gè)功能F1，F(xiàn)2，F(xiàn)3。上述兩個(gè)中斷也是由管理電路78產(chǎn)生的。
功能F1包含六個(gè)任務(wù)J11至J16，J11在每一個(gè)IT RTC中斷處被執(zhí)行，同時(shí)用于標(biāo)示分配給F1的分區(qū)的開(kāi)始，任務(wù)J12，J13和J14(未表示出來(lái))依次跟隨J11被執(zhí)行，任務(wù)J15跟隨J12，J13，J14中的一個(gè)在每一個(gè)分配給F1的分區(qū)內(nèi)執(zhí)行，任務(wù)J16作為背景任務(wù)在分配給F1的分區(qū)剩余時(shí)間內(nèi)執(zhí)行。類(lèi)似地，功能F2包含兩個(gè)任務(wù)J21和J22，任務(wù)J21在每一個(gè)ITS2中斷處執(zhí)行且作為分配給F2之分區(qū)開(kāi)始的標(biāo)示，任務(wù)J22作為背景任務(wù)在分配給F2的分區(qū)剩余時(shí)間內(nèi)執(zhí)行。功能F3包含5個(gè)任務(wù)，即跟隨每一個(gè)ITS3中斷而執(zhí)行的任務(wù)J31，J32和J33及J34(未標(biāo)示出來(lái))，這些任務(wù)跟隨J31而執(zhí)行，任務(wù)J35作為背景任務(wù)在分配給F3的分區(qū)剩余時(shí)間內(nèi)執(zhí)行。
中斷IT RTC，ITS2和ITS3是可以屏蔽的，即在處理器執(zhí)行一個(gè)不能被中斷的代碼序列的情況下，這些中斷是可以延遲發(fā)出的。為了防止在這樣一個(gè)代碼序列中產(chǎn)生的錯(cuò)誤干擾其他功能的執(zhí)行，一個(gè)不可屏蔽的中斷IT EndS3，IT EndS1和IT EndS2在相應(yīng)時(shí)間片段剛剛正常結(jié)束時(shí)由外圍管理電路78生成，當(dāng)每一個(gè)周期的所有任務(wù)執(zhí)行完畢后微處理器70將在系統(tǒng)層面上關(guān)閉這些中斷。
在這種方式下，在正常操作過(guò)程中，這些中斷不出現(xiàn)，但是若功能F1，F(xiàn)2，F(xiàn)3的執(zhí)行對(duì)于一個(gè)給定周期超時(shí)的時(shí)候，這些中斷將出現(xiàn)，因此在這種情況下使防止該項(xiàng)功能的活動(dòng)在下一個(gè)周期中受到延遲成為可能。
微處理器70在存儲(chǔ)器81中儲(chǔ)存了一張表，該表描述了每一個(gè)周期中任務(wù)的順序，每一個(gè)周期由中斷IT RTC，ITS2和ITS3來(lái)界定的，這張表還描述了分配給每一個(gè)任務(wù)的訪問(wèn)權(quán)利。在開(kāi)始每一項(xiàng)任務(wù)時(shí)，微處理器用這張表中分配給該任務(wù)的訪問(wèn)權(quán)利來(lái)更新寄存器111。
另外，還可以做出在表中為每一項(xiàng)工作分配最短與最長(zhǎng)時(shí)間的規(guī)定。在每一項(xiàng)任務(wù)的開(kāi)始和結(jié)束，處理器可以訪問(wèn)包含在外圍管理電路78上的時(shí)間記數(shù)器去測(cè)量執(zhí)行時(shí)間是否在最短值和最長(zhǎng)值之間。如果不是，他將通知軟件錯(cuò)誤管理器考慮該錯(cuò)誤并且可能掛起后續(xù)任務(wù)或所涉及的功能以抵消錯(cuò)誤的影響。
為進(jìn)一步提高微處理器可循址空間的結(jié)構(gòu)的操作安全性，存儲(chǔ)器81，82中的未用區(qū)域由微處理器70的可執(zhí)行代碼充填——若可被微處理器執(zhí)行的話，這些代碼將導(dǎo)致比如終止或關(guān)斷，因此分配給該任務(wù)的最長(zhǎng)時(shí)間將被超過(guò)。
權(quán)利要求
1.一種多功能單處理器的執(zhí)行方法，每一項(xiàng)功能均組化了若干項(xiàng)任務(wù)，該處理器尋址訪問(wèn)可尋址的空間，其包括程序存儲(chǔ)器(81)，數(shù)據(jù)存儲(chǔ)器(82)和允許處理器與其環(huán)境進(jìn)行通信的輸入輸出寄存器(77)，其特征在于，該方法包括-分配訪問(wèn)由微處理器(70)執(zhí)行的每一項(xiàng)功能(F1，F(xiàn)2)的訪問(wèn)權(quán)利；-將處理器可尋址空間分成可尋址分區(qū)，并將每一個(gè)可尋址分區(qū)與多個(gè)功能之一的訪問(wèn)權(quán)利相聯(lián)系，這樣允許每一個(gè)功能能訪問(wèn)至少一個(gè)可尋址分區(qū)；-將處理器的使用時(shí)間劃分為周期時(shí)間片段，并將每一個(gè)周期時(shí)間片段與其中一個(gè)功能的訪問(wèn)權(quán)利相聯(lián)系，在此方法下，允許每一個(gè)功能能夠在至少一個(gè)時(shí)間片段的過(guò)程中得以執(zhí)行；-在每一個(gè)新時(shí)間片段的開(kāi)始，確認(rèn)處理器已經(jīng)終止前一個(gè)功能的執(zhí)行，若前一個(gè)功能的執(zhí)行未終止，送一個(gè)出錯(cuò)信號(hào)給處理器，更新當(dāng)前訪問(wèn)權(quán)利，該權(quán)利對(duì)應(yīng)于與新的時(shí)間片段相關(guān)聯(lián)的訪問(wèn)權(quán)利，并激活相應(yīng)功能的任務(wù)；-在處理器(70)每一次訪問(wèn)可尋址分區(qū)期間，讀取與被訪問(wèn)分區(qū)相關(guān)的訪問(wèn)權(quán)利；將該訪問(wèn)權(quán)利和與當(dāng)前時(shí)間片段相關(guān)聯(lián)的訪問(wèn)權(quán)利進(jìn)行比較，在比較出現(xiàn)不一致的情況下，向處理器發(fā)送一個(gè)錯(cuò)誤信號(hào)。
2.如權(quán)利要求1所述的方法，其特征在于多個(gè)功能階段性執(zhí)行，每一項(xiàng)任務(wù)有一個(gè)重要性級(jí)別，該方法進(jìn)一步包含-將可尋址空間的分區(qū)劃分成多個(gè)可尋址區(qū)域，將這些區(qū)域與訪問(wèn)權(quán)利相聯(lián)系，-按照任務(wù)的不同重要級(jí)別將每一個(gè)可尋址分區(qū)之區(qū)域的訪問(wèn)權(quán)利分配給對(duì)應(yīng)于該可尋址分區(qū)的功能的各任務(wù)，-在每一個(gè)任務(wù)的激活過(guò)程中，更新當(dāng)前的訪問(wèn)權(quán)利，和-在每一次訪問(wèn)可尋址區(qū)域的過(guò)程中，將與可尋址區(qū)域相關(guān)的訪問(wèn)權(quán)利和當(dāng)前正在執(zhí)行的任務(wù)的訪問(wèn)權(quán)利進(jìn)行比較。
3.如權(quán)利要求1或2所述的方法，其特征在于進(jìn)一步包含分配給每一項(xiàng)任務(wù)一個(gè)最短和最長(zhǎng)的執(zhí)行時(shí)間，在任務(wù)執(zhí)行結(jié)束時(shí)檢查執(zhí)行任務(wù)所持續(xù)的時(shí)間是否處于最短值和最長(zhǎng)值之間，當(dāng)條件不滿足時(shí)發(fā)送一個(gè)錯(cuò)誤信號(hào)。
4.如權(quán)利要求1或2所述的方法，其特征在于，在每一個(gè)時(shí)間片段上使用的由處理器尋址的空間區(qū)域均由未被使用之區(qū)域分隔。
5.如權(quán)利要求4所述的方法，其特征在于，在程序的存儲(chǔ)器(81)和用于數(shù)據(jù)的存儲(chǔ)器(82)的未用區(qū)域用可由處理器(70)執(zhí)行的代碼充填，使終止或關(guān)斷后者成為可能，因此可能導(dǎo)致超過(guò)分配給當(dāng)前正在執(zhí)行之任務(wù)的最長(zhǎng)時(shí)間。
6.如上述權(quán)利要求之一所述的方法，其特征在于，處理器(70)訪問(wèn)可尋址空間的一個(gè)區(qū)域是被授權(quán)的——若對(duì)于同一個(gè)周期時(shí)間片段當(dāng)前任務(wù)的訪問(wèn)權(quán)利高于該可尋址區(qū)域的訪問(wèn)權(quán)利。
7.如上述權(quán)利要求之一所述的方法，其特征在于，與每一項(xiàng)任務(wù)相關(guān)聯(lián)的訪問(wèn)權(quán)利均包含一個(gè)讀訪問(wèn)授權(quán)字段和一個(gè)寫(xiě)訪問(wèn)授權(quán)字段，該方法還包括在寫(xiě)訪問(wèn)被禁止時(shí)禁止訪問(wèn)存儲(chǔ)器的一個(gè)區(qū)域，和在讀訪問(wèn)被禁止時(shí)發(fā)出信號(hào)。
8.一種實(shí)現(xiàn)上述權(quán)利要求之一的方法的裝置，其特征在于，它包括-用于將微處理器可尋址空間分成可尋址分區(qū)及可尋址區(qū)域，并用于給由微處理器執(zhí)行的每一項(xiàng)功能和每一項(xiàng)任務(wù)分別分配至少一個(gè)可尋址分區(qū)和至少一個(gè)可尋址區(qū)域的裝置(79)；-用于將處理器的使用的時(shí)間分成周期時(shí)間片段，并將這些時(shí)間片段分配給每一項(xiàng)執(zhí)行的功能的裝置(79)；-用于在分配給一項(xiàng)功的能的時(shí)間片段內(nèi)以預(yù)定次序順序激活該功能的各項(xiàng)任務(wù)的裝置；-用于更新和儲(chǔ)存(111)對(duì)應(yīng)當(dāng)前執(zhí)行之任務(wù)的訪問(wèn)權(quán)利的裝置，和在訪問(wèn)每一個(gè)可尋址區(qū)域的過(guò)程中檢查分配給當(dāng)前任務(wù)訪問(wèn)權(quán)利是否相應(yīng)于被訪問(wèn)區(qū)域的訪問(wèn)權(quán)利的裝置(113)。
9.如權(quán)利要求8所述的裝置，其特征在于，還包括用于檢查每一項(xiàng)任務(wù)的執(zhí)行時(shí)間是否符合該任務(wù)最短持續(xù)時(shí)間與最長(zhǎng)持續(xù)時(shí)間的裝置，當(dāng)這些持續(xù)時(shí)間未被遵守時(shí)發(fā)送一個(gè)錯(cuò)誤信號(hào)。
10.如權(quán)利要求8或9所述的裝置，其特征在于，還包括用于檢查處理器(70)可尋址空間的可尋址位置(plane)的裝置，該空間包括存儲(chǔ)器(81，82)和輸入輸出寄存器。
11.如權(quán)利要求8至10所述的裝置，其特征在于，時(shí)間周期片段由應(yīng)用于處理器的中斷來(lái)界定，當(dāng)處理器正在執(zhí)行不可中斷之程序序列時(shí)，該中斷信號(hào)可能被延遲。
12.如權(quán)利要求11所述的裝置，其特征在于，包括用于產(chǎn)生一個(gè)中斷的裝置，該中斷不能被非中斷程序序列屏蔽，在周期時(shí)間片斷剛剛開(kāi)始后，當(dāng)此刻處于上一個(gè)時(shí)間片段所執(zhí)行的功能未結(jié)束時(shí)，發(fā)送錯(cuò)誤信號(hào)，以表明該功能的執(zhí)行是錯(cuò)誤的。
全文摘要
為了由單處理器(70)執(zhí)行多種功能,該處理器可以訪問(wèn)可尋址空間,該可尋址空間包括程序存儲(chǔ)器(81)、數(shù)據(jù)存儲(chǔ)器(82)和輸入輸出寄存器(77),該方法包括:為每一個(gè)功能分配訪問(wèn)權(quán)利,將可尋址空間分成分區(qū),每一個(gè)均與一項(xiàng)功能的訪問(wèn)權(quán)利相聯(lián)系,將處理器的使用時(shí)間分成與功能的訪問(wèn)權(quán)利相聯(lián)系的周期時(shí)間片段,在每一個(gè)新的時(shí)間片段開(kāi)始時(shí)確認(rèn)處理器已經(jīng)結(jié)束上一個(gè)功能的執(zhí)行,并激活相應(yīng)功能的任務(wù),每一次處理器(70)訪問(wèn)可尋址空間期間,比較(113)當(dāng)前周期時(shí)間片段(111)的訪問(wèn)權(quán)利與被訪問(wèn)區(qū)域的訪問(wèn)權(quán)利,在兩者不一致時(shí),發(fā)送出一個(gè)錯(cuò)誤信號(hào)。
文檔編號(hào)G06F12/14GK1249044SQ9880284
公開(kāi)日2000年3月29日 申請(qǐng)日期1998年2月20日 優(yōu)先權(quán)日1997年2月25日
發(fā)明者熱拉爾·科拉, 奧利維耶里·勒博爾涅, 羅貝爾·維拉爾 申請(qǐng)人:塞克斯丹航空電子公司