專利名稱:具有多個(gè)控制存貯器的用于微程序控制數(shù)據(jù)處理系統(tǒng)的裝置和方法
本發(fā)明，一般來(lái)說(shuō)，涉及的是數(shù)據(jù)處理系統(tǒng)，更具體來(lái)講，是涉及用微程序技術(shù)來(lái)實(shí)現(xiàn)的中央處理子系統(tǒng)。通過(guò)所給出的在不同時(shí)間期間上借助于同樣的微指令作存取的多個(gè)控制存貯器，實(shí)現(xiàn)簡(jiǎn)化中央處理子系統(tǒng)。
圖1示出了一個(gè)典型的數(shù)據(jù)處理系統(tǒng)。該數(shù)據(jù)處理系統(tǒng)至少包括一個(gè)中央處理裝置或子系統(tǒng)10(或11)，至少一個(gè)輸入/輸出裝置或子系統(tǒng)13(或14)，一個(gè)主存貯裝置或子系統(tǒng)15，以及聯(lián)接這些裝置或子系統(tǒng)的系統(tǒng)總線19。該中央處理裝置以軟件或固件存貯的程序中的指令順序處理這些邏輯信號(hào)組。一般是把邏輯信號(hào)組及其程序本身(至少在程序的執(zhí)行期間)存貯在存貯裝置內(nèi)。該輸入/輸出裝置給出該數(shù)據(jù)處理系統(tǒng)與終端機(jī)、各個(gè)大容量存貯裝置、各通信裝置、以及其它要求聯(lián)接到該數(shù)據(jù)處理系統(tǒng)上的裝置之間的接口。為了使該數(shù)據(jù)處理系統(tǒng)初始化，以及為了控制測(cè)試及診斷程序，可以把控制臺(tái)接到中央處理機(jī)上，并且當(dāng)該系統(tǒng)處于運(yùn)行狀態(tài)時(shí)把它作為一個(gè)終端來(lái)使用。借助于在數(shù)據(jù)處理系統(tǒng)各子系統(tǒng)之間提供聯(lián)接的系統(tǒng)總線，給出用于改換數(shù)據(jù)處理系統(tǒng)的結(jié)構(gòu)，以適應(yīng)各種處理要求的一種適宜的方法。本發(fā)明涉及的指令的執(zhí)行是通過(guò)中央處理機(jī)來(lái)完成的。
在如圖1所示的數(shù)據(jù)處理系統(tǒng)中，其數(shù)據(jù)信號(hào)組的實(shí)際處理是在通常稱之為程序的有關(guān)指令組的控制下進(jìn)行的。這些指令是按順序執(zhí)行的。圖2a說(shuō)明了根據(jù)有關(guān)技術(shù)對(duì)指令序列的執(zhí)行。第一個(gè)時(shí)間間隔T0表示中央處理機(jī)子系統(tǒng)執(zhí)行指令＃1。執(zhí)行了該第一個(gè)指令之后，在第二個(gè)時(shí)間間隔T0內(nèi)，中央處理機(jī)子系統(tǒng)依次執(zhí)行下一個(gè)指令＃2。一旦完成了指令＃2，則在第三個(gè)時(shí)間間隔T0上，該數(shù)據(jù)處理機(jī)執(zhí)行指令＃3。為了保持指令的順序執(zhí)行，該數(shù)據(jù)處理機(jī)對(duì)任何指令的執(zhí)行時(shí)間間隔，都要求是予先確定的時(shí)間間隔。如果指令的執(zhí)行時(shí)間是可變的話，那么在該中央處理機(jī)內(nèi)就必須包括一些復(fù)雜的裝置，以便協(xié)調(diào)在該中央處理機(jī)內(nèi)各邏輯部件組之間，以及在該中央處理機(jī)與該數(shù)據(jù)處理系統(tǒng)的其它子系統(tǒng)之間的數(shù)據(jù)信號(hào)組的交換。因此，這三個(gè)指令的執(zhí)行周期通常將是基本時(shí)間周期的三倍。很明顯，要能使指令系統(tǒng)中最長(zhǎng)的指令也可以執(zhí)行，該基本時(shí)間間隔就必須要足夠的長(zhǎng)。
為了讓中央處理機(jī)能更快地執(zhí)行指令，在此設(shè)計(jì)了用于把通常稱為宏指令的執(zhí)行分解成至少一個(gè)微指令執(zhí)行的方法。依次將每個(gè)微指令分成一個(gè)微指令段組，由中央處理機(jī)按順序執(zhí)行每個(gè)段。通過(guò)組織該裝置以適當(dāng)方式執(zhí)行微指令段，就可以按疊加方式實(shí)現(xiàn)微指令的執(zhí)行了。這種方式稱之為指令系統(tǒng)的“流水線”執(zhí)行方式。這時(shí)，每個(gè)分段微指令的執(zhí)行時(shí)間周期可以(雖然并非一定是必要)取比非分段微指令的執(zhí)行所要求的時(shí)間周期稍長(zhǎng)一些，因?yàn)樵摳郊友b置要求把微指令分成為微指令段，所以也有可能比非分段微指令更快地執(zhí)行指令流。圖2b示出了將一個(gè)微指令分成為多個(gè)段的情況，可以看出，每個(gè)段都涉及到中央處理機(jī)中的分開(kāi)的并且是相互獨(dú)立的操作部件組。根據(jù)數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)上基本公知的技術(shù)，那些寄存器和門就把執(zhí)行專門段的操作部件組分開(kāi)了。該子間隔t0，對(duì)于每個(gè)段來(lái)說(shuō)，都必須有足夠長(zhǎng)的時(shí)間周期，以便使得每個(gè)裝置組中所有可能的段都可以執(zhí)行。
圖2C說(shuō)明，通過(guò)采用“流水線”方式，其結(jié)果是提高了順序執(zhí)行微指令速度的可能。現(xiàn)在是以等于n倍t0的新的時(shí)間周期t0′(可能要長(zhǎng)些)完成指令＃1。這里，t0是執(zhí)行每個(gè)微指令段所要求的子間隔，n是執(zhí)行每個(gè)微指令所要求的微指令段的數(shù)目。按順序的下一個(gè)微指令，即微指令＃2，是在微指令＃1開(kāi)始后的一個(gè)間隔t0上起始。按順序的第三個(gè)微指令，即微指令＃3，又在微指令＃2開(kāi)始后的一個(gè)間隔t0上起始。每個(gè)微指令都可以使它的執(zhí)行時(shí)間量增加。然而，一旦完成第一個(gè)微指令的起始時(shí)間間隔過(guò)去之后，則每個(gè)微指令都將在每個(gè)時(shí)間間隔t0之后才完成。因而，既使其單個(gè)微指令的執(zhí)行可以采取更長(zhǎng)的時(shí)間，對(duì)于微指令序列來(lái)說(shuō)，可以加速序列的執(zhí)行。
圖3a示出了實(shí)現(xiàn)微指令序列“流水線”執(zhí)行的中央處理機(jī)10的結(jié)構(gòu)。該中央處理機(jī)分成一個(gè)指令子系統(tǒng)31和一個(gè)與它相聯(lián)的控制器32，一個(gè)執(zhí)行子系統(tǒng)33以及一個(gè)超高速緩沖存貯子系統(tǒng)(或本地存貯子系統(tǒng))34。將超高速緩沖存貯子系統(tǒng)34聯(lián)接到系統(tǒng)總線19上，并且在控制器32控制下，利用系統(tǒng)總線與該數(shù)據(jù)處理系統(tǒng)的其它子系統(tǒng)交換邏輯信號(hào)組。執(zhí)行子系統(tǒng)33也在控制器32的控制下，實(shí)現(xiàn)通過(guò)執(zhí)行指令而確定的數(shù)據(jù)信號(hào)組的處理。指令子系統(tǒng)31接收要執(zhí)行的宏指令，并且以能夠用來(lái)控制中央處理機(jī)10的運(yùn)行方式修整其指令。將該對(duì)應(yīng)其宏指令的信號(hào)加到一個(gè)隨機(jī)存取存貯器上，或加到控制器32中的邏輯上，因此通過(guò)該宏指令信號(hào)尋址的控制器32中的隨機(jī)存取存貯器的存儲(chǔ)單元包含有一個(gè)地址。把這個(gè)地址再加到控制器32內(nèi)的一個(gè)控制存貯器上。該控制存貯器是一個(gè)可尋址的存貯器。把從控制存貯器中輸出的信號(hào)稱之為微指令，并且也是加到中央處理系統(tǒng)的邏輯部件上的邏輯信號(hào)。由微指令給出的信號(hào)，控制中央處理機(jī)的運(yùn)行。按組設(shè)置這些來(lái)自微指令的信號(hào)，這些組稱之為微程序，并且可以把每個(gè)微程序用來(lái)控制一部分中央處理機(jī)，例如控制一個(gè)微指令段的執(zhí)行。
圖3a示出該數(shù)據(jù)處理機(jī)的簡(jiǎn)化組成，為說(shuō)明本發(fā)明起見(jiàn)，我們把為完成一個(gè)指令的執(zhí)行，將中央處理機(jī)10的每個(gè)裝置的時(shí)間都取作相等的時(shí)間。因此借助于該數(shù)據(jù)處理機(jī)10，對(duì)于要執(zhí)行的指令來(lái)說(shuō)，圖2c說(shuō)明了一組指令的執(zhí)行。要知道，在這里所用的術(shù)語(yǔ)“周期”，不應(yīng)當(dāng)只限于中央處理機(jī)的一個(gè)全時(shí)鐘周期。圖3b，4a及4b可以表示中央處理機(jī)的全周期，也可以表示中央處理機(jī)的部分周期，這要取決于本專業(yè)領(lǐng)域內(nèi)的普通專業(yè)技術(shù)人員所周知的邏輯設(shè)計(jì)上的考慮。參見(jiàn)圖2c和3a，在第一個(gè)時(shí)間間隔t0期間，將通過(guò)指令裝置處理第一個(gè)指令。在第二個(gè)時(shí)間間隔t0期間，該數(shù)據(jù)處理機(jī)的執(zhí)行子系統(tǒng)33可以處理第一個(gè)指令，而中央處理系統(tǒng)的指令子系統(tǒng)31可以處理第二個(gè)指令。在第三個(gè)時(shí)間間隔t0期間，該超高速緩沖存貯器可以處理指令＃1，該執(zhí)行系統(tǒng)可以處理指令＃2，而指令裝置可以處理指令＃3。只要把指令輸入到指令子系統(tǒng)31或者通過(guò)微轉(zhuǎn)移和序列發(fā)生器(示于圖4b)給出地址，則在高速緩沖存貯器子系統(tǒng)，執(zhí)行子系統(tǒng)以及指令子系統(tǒng)中進(jìn)行的同時(shí)處理的這種三級(jí)“流水線”就可以連續(xù)下去。
很顯然，把該數(shù)據(jù)處理機(jī)劃分成為所指出的幾個(gè)功能裝置，一般來(lái)說(shuō)，對(duì)于給出一個(gè)可運(yùn)行的“流水線”結(jié)構(gòu)是不夠充分的。以上所描述的每個(gè)功能子系統(tǒng)31，32，33及34為了完成每個(gè)必要的運(yùn)算，從而完成每個(gè)指令的執(zhí)行，均可以要求有多個(gè)子系統(tǒng)。由于將該中央處理機(jī)10劃分為許多按順序執(zhí)行給定微指令的子系統(tǒng)，因此，有時(shí)必須把稱作為微程序并控制各個(gè)裝置的信號(hào)組有次序地進(jìn)行延遲，從而把該微程序與該信號(hào)組流協(xié)調(diào)一致起來(lái)，并通過(guò)中央處理機(jī)10的這些子系統(tǒng)進(jìn)行處理。
圖3b示出了用于延遲給出微程序的控制器32′。正如圖3b中所示，從如象指令子系統(tǒng)31(參見(jiàn)圖3a)中的指令緩沖器(未示出)中取出宏指令，并把它加到譯碼隨機(jī)存取存貯器50上。在時(shí)間T3期間，將隨機(jī)存取存貯器50的輸出，以及用于完成宏指令的一組微指令中的第一個(gè)微指令的地址，通過(guò)如象鎖存器70及緩沖器80這樣的暫時(shí)存貯元件加到控制存貯器60上(以下將會(huì)看到，不應(yīng)當(dāng)對(duì)所用到的術(shù)語(yǔ)“鎖存器”或“緩沖器”給予限制，任何暫態(tài)存貯元件，如象觸發(fā)器電路或觸發(fā)電路，都是可以替換的)?？刂拼尜A器60產(chǎn)生相關(guān)聯(lián)的一組微程序，然后把它加到鎖存器62上。
把鎖存器62分成三段，以適應(yīng)圖2c所說(shuō)明的三級(jí)“流水線”工作。因而，在時(shí)間周期T4期間，鎖存器62輸出在其中以微程序存貯的三組邏輯信號(hào)組中的一個(gè)，并把它送到中央處理機(jī)的子系統(tǒng)上去，同時(shí)，把其余的兩組邏輯信號(hào)組加到鎖存器64。在時(shí)間周期T5期間，鎖存器64輸出其余兩組微程序中的一組，并把它送到中央處理機(jī)的子系統(tǒng)上去，而且把最后一組微程序存入鎖存器68。而后，在時(shí)間周期T6期間，鎖存器68輸出其最后的一組微程序。
正如大家知道的那樣，隨著中央處理機(jī)復(fù)雜性的增加，控制器的復(fù)雜性也增加了，微指令大大增加，并且不易控制，隨之而來(lái)的是在裝置32中鎖存器的數(shù)目和尺寸也增加了。因此，一直感到需要給出更加易于操縱的微指令控制技術(shù)，并且減少加到中央處理機(jī)10的子系統(tǒng)上去的那些微程序中包含的問(wèn)題。
本發(fā)明的目的是提供一個(gè)改進(jìn)的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明的另一個(gè)目的是提供一個(gè)改進(jìn)的微程序控制的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明的另一個(gè)目的是提供一個(gè)具有多個(gè)控制存貯器的中央處理機(jī)。
本發(fā)明更特別的目的是給出多個(gè)控制存貯器，在這些控制存貯器中，可以把那些相同的微地址加到從這些控制存貯器中所選擇出的一個(gè)上。
本發(fā)明的另一個(gè)特別的目的是給出多個(gè)控制存貯器，在不同的系統(tǒng)時(shí)鐘周期期間，可以把地址加到這些控制存貯器上去。
根據(jù)本發(fā)明，在微程序的控制下，借助于中央處理機(jī)的運(yùn)行來(lái)實(shí)現(xiàn)以上所提及的目的和一些其它的目的?？刂蒲b置給出控制處理數(shù)據(jù)信號(hào)組的裝置的一些信號(hào)。控制裝置包括許多用于將地址信號(hào)組轉(zhuǎn)換成微指令段的控制存貯器。通過(guò)采用多個(gè)控制存貯器，在不同的時(shí)鐘周期期間就可產(chǎn)生微指令段，并且可以及時(shí)地與各個(gè)微指令的執(zhí)行協(xié)調(diào)一致。這些控制存貯器導(dǎo)致多個(gè)微指令段，并且每個(gè)微指令均具有比來(lái)自單個(gè)控制存貯器的微指令更窄的字段。通過(guò)在不同的時(shí)間(對(duì)于一個(gè)給定的地址而言)上產(chǎn)生微指令，從而減少通常用于將微指令與該段的執(zhí)行相協(xié)調(diào)的部件數(shù)目。
本發(fā)明的這些特征以及其它的一些特征，在閱讀下面帶有附圖的說(shuō)明書(shū)后，將會(huì)得到理解。
圖1是采用了本發(fā)明數(shù)據(jù)處理系統(tǒng)的方框圖。
圖2a，圖2b及圖2c將一條指令劃分為段的圖解。
圖3a是帶有能夠?qū)崿F(xiàn)分段指令執(zhí)行的控制器的中央處理機(jī)的方框圖。
圖3b是用于圖3a所示的中央處理機(jī)中的控制器的方框圖。
圖4a是根據(jù)本發(fā)明構(gòu)成的具有多控制器的數(shù)據(jù)處理系統(tǒng)的方框圖。
圖4b是在圖4a中加上時(shí)序圖的控制器的方框圖。
1.附圖的詳細(xì)說(shuō)明前面根據(jù)有關(guān)的技術(shù)描述了圖1、2及3。這種中央處理機(jī)的控制器32中設(shè)有多個(gè)控制存貯器。圖4b示出了本發(fā)明控制器32更為詳細(xì)的方框圖。在圖4a和圖4b中示出了多個(gè)時(shí)間間隔，特別是T1至T6。這些時(shí)間間隔通常涉及用于執(zhí)行一個(gè)微指令的中央處理機(jī)的控制流，也就是說(shuō)，每個(gè)時(shí)間間隔通常涉及一個(gè)微指令段的執(zhí)行。從超高速緩沖存貯器子系統(tǒng)34中取出指令并送入指令緩沖器401。在予定的時(shí)間上，從指令緩沖器401中取出一個(gè)給定的(宏)指令，在時(shí)間T2期間，經(jīng)過(guò)鎖存器410把它加到譯碼隨機(jī)存取存貯器402上，把來(lái)自該譯碼隨機(jī)存取存貯器402的輸出信號(hào)加到多路轉(zhuǎn)換器/鎖存器電路403的第一組終端上。在時(shí)間T2期間，把來(lái)自該多路轉(zhuǎn)換器/鎖存器電路403的輸出信號(hào)加到第一控制器404，同時(shí)也加到鎖存器電路416上。但是在到達(dá)時(shí)間T4之前，輸出信號(hào)沒(méi)有送入鎖存器電路416?？刂拼尜A器404的輸出信號(hào)直接加到微轉(zhuǎn)移及序列發(fā)生邏輯器405及鎖存器電路411。在時(shí)間T4期間，把來(lái)自鎖存器電路416的輸出信號(hào)加到控制存貯器402及鎖存器電路414。把控制存貯器402的輸出信號(hào)直接加到鎖存器電路413。在時(shí)間T5期間，把來(lái)自鎖存器電路414的輸出信號(hào)加到第三個(gè)控制存貯器409，而該第三控制存貯器409的輸出信號(hào)直接加到鎖存器電路419。因此，可以看出，分別在時(shí)間間隔T4、T5和T6期間，鎖存器411，413和419的輸出信號(hào)是微指令段，這些微指令段可以借助相同的地址和在相連貫的時(shí)鐘周期內(nèi)產(chǎn)生。
作為基本的中央處理裝置的例子，示出了帶有鎖存器電路426的執(zhí)行邏輯單元425和帶有鎖存器電路421的寄存存貯器420。這樣的中央處理裝置在不同的時(shí)間接收微程序，并且可以接收來(lái)自不同的控制存貯器的微指令段。把鎖存器電路410，403，411，413，414，416和419，連同鎖存器電路421和426都包括在內(nèi)，為的是強(qiáng)調(diào)按裝置分組并按時(shí)間進(jìn)行劃分。
作為該裝置的一個(gè)例子，把微轉(zhuǎn)移及序列發(fā)生邏輯405包括在內(nèi)。這樣的裝置要求盡早地接收來(lái)自控制存貯器的信號(hào)。在一些其它的運(yùn)算中，使用微轉(zhuǎn)移序列發(fā)生器來(lái)實(shí)現(xiàn)轉(zhuǎn)移運(yùn)算以及轉(zhuǎn)移子程序。把來(lái)自控制存貯器404的微指令段加至裝置405，可以調(diào)用象轉(zhuǎn)移運(yùn)算或轉(zhuǎn)移子程序這樣的運(yùn)算。把來(lái)自控制存貯器404的信號(hào)加給多路轉(zhuǎn)換器/鎖存器電路403，使得電路403能從微轉(zhuǎn)移及序列發(fā)生邏輯單元405中選擇出信號(hào)來(lái)。應(yīng)當(dāng)強(qiáng)調(diào)的是，一旦電路403從微轉(zhuǎn)移及序列發(fā)生邏輯單元405中選擇了信號(hào)，那么就把該控制器32轉(zhuǎn)向開(kāi)始一個(gè)新的并且在時(shí)間T2期間起始的微指令。
2.最佳實(shí)施方案通常按照數(shù)據(jù)信號(hào)組完成邏輯運(yùn)算的執(zhí)行邏輯單元425一般包括有若干個(gè)裝置，并且可以多種模式運(yùn)行。為了控制每個(gè)按其適當(dāng)模式進(jìn)行操作的裝置，需要不同組的邏輯信號(hào)(微程序)。另外，一般來(lái)講，都是在一個(gè)時(shí)鐘周期內(nèi)完成該執(zhí)行邏輯單元425的操作。同樣地，該執(zhí)行邏輯單元以及連帶的裝置的有效操作，要求那些要處理的數(shù)據(jù)對(duì)其執(zhí)行邏輯單元的適當(dāng)部件來(lái)說(shuō)是容易獲得的。在現(xiàn)代的中央處理系統(tǒng)的設(shè)計(jì)中，該執(zhí)行邏輯單元一般將實(shí)現(xiàn)多種運(yùn)算，但僅僅是把那些理想的運(yùn)算結(jié)果輸送至隨后適宜的邏輯部件。在該最佳實(shí)施方案中，在第一個(gè)系統(tǒng)時(shí)鐘周期內(nèi)要進(jìn)行運(yùn)算的數(shù)據(jù)信號(hào)組，在隨后的系統(tǒng)時(shí)鐘周期內(nèi)數(shù)據(jù)信號(hào)組上的運(yùn)算，以及在后來(lái)的系統(tǒng)時(shí)鐘周期內(nèi)其運(yùn)算結(jié)果的利用和分配都發(fā)生在一個(gè)相對(duì)窄的時(shí)鐘周期帶之中。
然而，根據(jù)公知的技術(shù)原理，可以把這些操作分隔開(kāi)。
因此，在微指令順序的期間內(nèi)，可以把多個(gè)控制存貯器與數(shù)據(jù)信號(hào)組的順序處理同步起來(lái)。顯然，如果可以達(dá)到更適宜的微指令段的同步的話，就可以把加到控制存貯器上的地址信號(hào)延遲到每個(gè)控制存貯器的一個(gè)時(shí)鐘周期以外。再有，也是很顯然的，雖然在整個(gè)所完成的微指令的寬度上并沒(méi)有任何節(jié)省，但是通過(guò)把微指令至少劃分成為兩個(gè)比較小的微指令就可以在實(shí)現(xiàn)過(guò)程中得到很多方便。
作為一個(gè)特例，如果中央處理機(jī)的原始控制存貯器有150位的字段和約15位的地址字段，那么采用三個(gè)約有50位字段的控制存貯器和一個(gè)周期延遲的地址字段，就在圖3b中的鎖存器62上大約省去了100個(gè)鎖存器。再者，在鎖存器64上能省去50個(gè)鎖存器，而在鎖存器414上僅增加了15個(gè)鎖存器。
很顯然，這些串聯(lián)起來(lái)的鎖存器403，416和414可以減少部機(jī)的數(shù)目。這些部件必須根據(jù)所采用的對(duì)一個(gè)控制存貯器的一個(gè)地址同時(shí)被驅(qū)動(dòng)。這種在信號(hào)分配扇出上的減少是很有意義的。因而，可以看出，隨著中央處理機(jī)復(fù)雜程度的增加，微指令的大小或“流水線”中的級(jí)數(shù)也隨之增加，而采用本發(fā)明則可大大降低中央處理機(jī)控制器中邏輯電路實(shí)現(xiàn)的復(fù)雜程度。
所有上述描述說(shuō)明了本發(fā)明最佳實(shí)施方案的工作。但這并不意味這就是本發(fā)明的保護(hù)范圍。本發(fā)明的保護(hù)范圍僅限于以下的權(quán)利要求
書(shū)。從上述描述可以看出，那些圍繞本發(fā)明的精神及范疇的種種變型，對(duì)那些本專業(yè)領(lǐng)域內(nèi)的普通專業(yè)人員來(lái)說(shuō)，都將是很顯然的。
權(quán)利要求
1.一個(gè)微程序控制的中央處理機(jī)，包括有根據(jù)一個(gè)宏指令，能夠處理數(shù)據(jù)信號(hào)組的多個(gè)部件，其中，把上述中央處理機(jī)劃分成與一個(gè)微指令段相關(guān)聯(lián)并相對(duì)應(yīng)的邏輯部件組，并將每個(gè)微指令段按照予定的時(shí)間順序加到所帶的邏輯部件組上；第一控制存貯器對(duì)應(yīng)于上述宏指令相連帶著的第一地址信號(hào)組，并至少給出一個(gè)第一微指令段；以及第二控制存貯器，適于接收相對(duì)上述第一地址信號(hào)組的第二地址信號(hào)組，并至少給出一個(gè)第二微指令段，而且從上述第一個(gè)微指令段中按照不同的時(shí)鐘周期產(chǎn)生該第二微指令段。
2.權(quán)利要求
1中的中央處理機(jī)，還包括一個(gè)對(duì)應(yīng)于相對(duì)上述第二地址信號(hào)組的第三地址信號(hào)組的第三控制存貯器，并至少給出一個(gè)第三微指令段，而且從上述第一及第二微指令段中按照不同的時(shí)鐘周期產(chǎn)生該第三微指令段。
3.權(quán)利要求
2中的中央處理機(jī)，其中上述第一、第二及第三地址信號(hào)組，通常是等同的。
4.用于控制微程序控制的數(shù)據(jù)處理系統(tǒng)而產(chǎn)生微指令段的方法，包括如下步驟在第一個(gè)系統(tǒng)時(shí)鐘周期中，通過(guò)第一個(gè)控制存貯器至少產(chǎn)生一個(gè)第一微指令段;以及在第二個(gè)系統(tǒng)的時(shí)鐘周期中，通過(guò)第二個(gè)控制存貯器至少產(chǎn)生一個(gè)第二微指令段。
5.權(quán)利要求
4中，產(chǎn)生微指令的方法，還包括在第三個(gè)系統(tǒng)時(shí)鐘周期中，通過(guò)第三個(gè)控制存貯器至少產(chǎn)生一個(gè)第三微指令段的步驟。
6.權(quán)利要求
5中，產(chǎn)生微指令的方法，還包括對(duì)該第一個(gè)、第二個(gè)及第三個(gè)控制存貯器，實(shí)質(zhì)上都采用同樣的地址信號(hào)組的步驟。
專利摘要
在所揭示的微程序控制的數(shù)據(jù)處理系統(tǒng)中，使用了多個(gè)控制存貯器，按照對(duì)宏指令順序的響應(yīng)控制該數(shù)據(jù)處理系統(tǒng)。在每個(gè)控制存貯器之間設(shè)置有鎖存部件。這些鎖存部件是在給定的地址上產(chǎn)生的，并在不同的系統(tǒng)時(shí)鐘周期內(nèi)把它加到每個(gè)控制存貯器上。由此，在不同的時(shí)鐘周期內(nèi)，從每個(gè)控制存貯中給出相對(duì)應(yīng)的微指令段，并使它有可能通過(guò)中央處理機(jī)把其微指令段與其對(duì)應(yīng)著的數(shù)據(jù)流協(xié)調(diào)一致。采用多個(gè)控制存貯器可以減少為延遲微指令段所需的“門”的數(shù)目。
文檔編號(hào)G06F9/22GK87102161SQ87102161
公開(kāi)日1987年9月9日 申請(qǐng)日期1987年1月29日
發(fā)明者羅伯特·E·斯圖爾特, 唐納德·F·胡珀 申請(qǐng)人:數(shù)字設(shè)備公司導(dǎo)出引文BiBTeX, EndNote, RefMan