專利名稱：音頻信號處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及音頻信號處理器。本發(fā)明的實施例涉及1位音頻信號的動態(tài)控制。
已知通過以至少奈奎斯特速率對模擬信號取樣并由一個m位數(shù)對樣值幅度編碼來把模擬信號轉(zhuǎn)換成數(shù)字形式。因此，如果m=8，則認為該樣值被量化成8位精度。通常m可以是等于或大于1的任何位數(shù)。
為了只量化1位，已知的方式是提供一種被稱為Sigma-Delta ADC″或稱為″Delta-Sigma ADC″的模擬數(shù)字轉(zhuǎn)換器(ADC)。在此采用術(shù)語″Delta-Sigma″。例如，在德州儀器公司1993年出版的ISBN0-904.047-00-8由Craig Marven和GillianEwers發(fā)表的″數(shù)字信號處理的簡單方法″一文中描述過這種ADC。
參考

圖1，在這種ADC的一個實例中，把模擬輸入信號和1位輸出信號的積分2(Sigma)之差1(Delta)提供給1位量化器3。輸出信號包括邏輯值0和1位，但分別表示實際值-1和+1。積分器3累積1位輸出，以使其中存儲的值趨于遵循模擬信號的值。量化器3隨著每一位的產(chǎn)生而把累積值加(+1)或減(-1)。ADC要求非常高的取樣速率，以允許輸出位的產(chǎn)生流動遵循該模擬信號的累積值。
在下面的說明書和權(quán)利要求書中使用的術(shù)語″1位″是指被量化成例如由Delta-SigmaADC產(chǎn)生的1個數(shù)字位精度的信號。
同樣是眾所周知的，當音頻信號量化成1位時，音頻信息被量化噪聲模糊到不能接受的程度，必須對量化噪聲進行適當?shù)恼?。圖2中示意性地圖示出噪聲整形，其中21表示噪聲整形，22表示音頻信號。
控制音頻信號的動態(tài)也是已知的。動態(tài)控制包括信號動態(tài)范圍的控制a)動態(tài)范圍的限度b)動態(tài)信號壓縮，和c)動態(tài)信號擴展。
壓縮和擴展涉及把該信號與一個取決于信號幅度的增益系數(shù)相乘。
本發(fā)明尋求對1位音頻信號施加動態(tài)控制。
根據(jù)本發(fā)明的一個方面，提供一種用于處理1位信號的音頻信號處理器，包括一個用于接收1位信號的輸入端，用于對1位信號施加預(yù)定濾波特性，借此把該信號轉(zhuǎn)換成p位信號的裝置，其中p大于1，用于確定p位信號絕對值的裝置，用于依據(jù)所述絕對值產(chǎn)生動態(tài)控制信號的裝置，用于把動態(tài)控制信號施加到1位輸入信號的裝置，和用于把動態(tài)控制的信號重新量化為1位信號并對重新量化的1位信號中的噪聲整形的Delta Sigma調(diào)制器裝置。
因此，本發(fā)明提供1位信號的動態(tài)控制。
在本發(fā)明的一個實施例中，產(chǎn)生裝置包括用于形成對p位信號取2為底的對數(shù)的裝置，用于把p位信號的對數(shù)與壓縮或擴展比相乘的裝置，和用于形成其反對數(shù)以產(chǎn)生動態(tài)控制信號的裝置。
根據(jù)本發(fā)明的另一個方面，提供一種用于把n位數(shù)字信號值轉(zhuǎn)換成取2為底的對數(shù)值的電路，包括用于接收n位信號相應(yīng)位的n個輸入端，用于向最高效位(MSB)的位置有選擇地移動n位信號的位的移位裝置，和用于把n位信號的位向MSB移動許多移位直到最高有效邏輯1位到達MSB位置和用于產(chǎn)生表示所述移位數(shù)量數(shù)值的移位控制裝置，由表示所述移位數(shù)量的所述數(shù)值表示取2為底的對數(shù)值并由移位裝置輸出移動的位。
根據(jù)本發(fā)明的再一個方面，提供一種反對數(shù)電路，包括用于接收取2為底的對數(shù)值的相應(yīng)位的n個輸入端，用于向最低有效位位置有選擇地移動這些位的移位裝置，和裝配用來接收表示移位數(shù)量的所述數(shù)值，并可操作地控制移位裝置以便把n位向LSB移動所述移位數(shù)量的移位控制裝置。
從下面結(jié)合附圖閱讀說明實施例的詳細描述中將使本發(fā)明的上述和其它目的、特性和優(yōu)點顯而易見，其中圖1是1位模擬數(shù)字轉(zhuǎn)換器的簡化方框圖；圖2說明1位信號的噪聲整形；
圖3說明施加到音頻信號的各種動態(tài)控制的傳遞函數(shù)；圖4是根據(jù)本發(fā)明一個實施例的1位信號動態(tài)控制電路的方框圖；圖5A是根據(jù)本發(fā)明一個方面用于形成p位信號取2為底的對數(shù)的電路的方框圖，圖5B說明圖5A電路的傳遞函數(shù)；圖6是與圖5的對數(shù)電路對應(yīng)的反對數(shù)電路的方框圖；圖7是圖4中用于把p位信號重新量化為1位信號的Delta Sigma調(diào)制器的方框圖；圖8是圖4的電路中使用的低通濾波器、絕對值電路和高通濾波器的示意圖。
在此描述的電路是數(shù)字時鐘電路。計時裝置在本領(lǐng)域中是熟知的，并且為方便起見不再描述。
參考圖3，在對數(shù)域中圖解地示出音頻信號的動態(tài)控制。直線33表示輸入值x等于輸出值y的信號的傳遞函數(shù)即未受到動態(tài)控制。在輸入信號的壓縮和擴展中，改變傳遞函數(shù)的斜率。在壓縮中，斜率dy/dx降低，如在30所示。在擴展中，斜率增加，如在32所示。在界限31，不允許輸出信號的值增加超出設(shè)定值。另外，已知抑制輸入信號值小于如在34所示的設(shè)定閾值一種被稱為″核化″的處理。
正如熟知的，依據(jù)輸入信號的絕對幅度進行壓縮和擴展即斜率的改變?nèi)Q于輸入信號幅度或信號包絡(luò)。傳遞函數(shù)斜率的改變對應(yīng)于例如放大輸入信號的放大器的增益中的變化。在數(shù)字域中對應(yīng)于數(shù)字信號的值乘以表示所希望的增益變化的系數(shù)。
參考圖4，示出本發(fā)明的說明實施例。圖4僅說明一個壓縮器作為實例。本發(fā)明的優(yōu)選實施例還可包括一個擴展器，和/或一個限幅器和/或一個核化器。
壓縮器包括一個接收1位音頻信號的輸入端40。該1位信號施加到檢測1位信號包絡(luò)線的包絡(luò)檢測器41、42、43。在圖4中，檢測器包括一個由低通濾波器41和高通濾波器42組成的帶通濾波器和一個絕對值電路43。低和高通濾波器可以按所示的順序或相反順序排列。低通濾波器主要檢測由1位信號表示的模擬音頻的包絡(luò)線。低通濾波器還把1位信號轉(zhuǎn)換成n位形式，該n位信號由帶符號的取樣值表示。高通濾波器去除低頻噪聲。絕對值電路把帶符號的值轉(zhuǎn)換成絕對值。(對應(yīng)于在模擬域中對音頻信號整流)。因此，包絡(luò)檢測器的輸出是n位絕對值信號，其中n大于1，例如13位。n位信號取樣速率等于1位信號的取樣速率(例如2.8224MHz)，以確保準確估算音頻信號的峰值。
電路44把n位信號轉(zhuǎn)換為取2為底的對數(shù)。設(shè)置時間常數(shù)電路45以響應(yīng)音頻信號絕對幅度中的變化提供快增高和慢衰減。n位乘法器46把音頻信號的包絡(luò)值與取決于所希望的音頻信號壓縮的比值相乘。然后在反對數(shù)電路47中對乘積進行反對數(shù)運算，以產(chǎn)生施加到1位乘法器48中原始1位信號的壓縮控制信號。1位信號經(jīng)延遲器50提供給乘法器。該延遲電路具有是與通過電路41至47的處理延遲對應(yīng)的延遲值。1位信號的位表示+1和-1。因此，1位乘法器對n位信號或是求反(1位信號=1)或是求正(1位信號=+1)。在Delta Sigma調(diào)制器49中把所得到的n位乘積轉(zhuǎn)換成1位形式，Delta Sigma調(diào)制器49還對如圖2所示的量化噪聲整形。
如圖3所示，最好是僅對閾值之上的輸入信號幅度的預(yù)定范圍進行壓縮。為定義該范圍，在濾波器41,42和絕對值電路43之間設(shè)置減法器52。從n位信號減去一個可調(diào)節(jié)的閾值Th。由絕對值電路43消除任何得到的負信號值。由于延遲器50在1位乘法器48使1位信號與壓縮控制信號同步，僅對1位信號絕對幅度大于該閾值的部分進行壓縮。
信號擴展器與圖4的壓縮器相似，區(qū)別僅在于施加到乘法器46的比例信號。
通過簡單和適當?shù)厥棺罡哂行粸榱?限幅器)或通過使最低有效位為零(核化器)很容易在數(shù)字系統(tǒng)中設(shè)置限幅器或核化器。
參考圖5A，示出對數(shù)電路44的一個實例。該電路不對輸入信號產(chǎn)生準確的取2為底的對數(shù)，而是代之以產(chǎn)生取2為底的對數(shù)的分段線性近似，如圖5B的曲線所示。
對數(shù)電路從絕對值電路43接收n位音頻信號的n=13位A至M，絕對值電路包括例如13個″異″門43′，用符號位S對n位進行″異″運算。n位A至M并行提供給一系列移位電路56至61的相應(yīng)輸入端，移位電路在移位控制電路55的控制下有選擇地移動這些位。移位控制電路55還產(chǎn)生取2為底的對數(shù)的MSB。在所示的實例中，移位器包括多路復(fù)用器，但它們可以是移位寄存器。
在圖5A中，移位控制電路55的輸入端標為P、Q、R、S、T和U。如果一個輸入端上的移位控制信號是邏輯1，移位器向最高有效位(MSB)(即移位器的頂部)移動一位。如果移位控制信號是邏輯0，則不移位。移位控制使連續(xù)移位器中的位在每個移位器中向MSB移動一位，直到一個邏輯1位出現(xiàn)在移位器MSB級(即最頂部級)之一的輸出端。該移位器下游的任何移位器中不能移位。移位控制電路對其系列移位器之一的位置解碼以產(chǎn)生對數(shù)近似的三個MSB(u、v、w)。
更詳細地參考圖5A，移位器的每一級包括一個多路復(fù)用器，多路復(fù)用器具有連接用來接收一位的輸入端(表示為0)和連接到次最低有效位的另一個輸入端(表示為1)和一個移位控制輸入端。如果移位控制是邏輯0,0輸入端上的位引導(dǎo)到輸出端M。如果控制輸入是1，次最低有效位引導(dǎo)到輸出端M，從而使其向MSB移動一位。最低有效位M提供給移位器56的最低多路復(fù)用器的0輸入端。每個最低多路復(fù)用器的1輸入端從表示為零的輸入端接收零。
移位控制電路實施所附的表1中列出的真值表。這些表假設(shè)符號位是零。表1的″移位控制″列出了表1″IN″中給出的輸入A至M的每個值的移位控制信號P至U的值?？梢钥闯鯬至U的值與值為1的MSB的輸入位A至M中的位置有關(guān)。如果P至U全部為0，移位器中則不出現(xiàn)移位。如果P=1并且Q至U全部為0，移位器56中則出現(xiàn)一個移位。如果P=1和Q=1，則在移位器56和57等等的每一個中出現(xiàn)一位移動。
在表1的″LOG OUT″中示出輸出端的結(jié)果，其中列被標為移位控制的輸出u,v,w，和最終移位器61的輸出x,y,z以及z1至z9。
圖6的反對數(shù)電路以與圖5的對數(shù)電路相反的方式工作，如表2所示。反對數(shù)電路包括由與移位器56至61中相同的多路復(fù)用器組成的移位器66至71。多路復(fù)用器響應(yīng)邏輯1的移位控制信號向最低有效位(LSB)移位。MSB多路復(fù)用器在其1輸入端上接收邏輯0。反對數(shù)器的移位控制電路72被簡化并具有被標為P至U′的移位控制輸出端和與對數(shù)電路的輸出端u,v,w對應(yīng)的輸入端u′,v′,w′。控制電路72實施表3的真值表，表3與表1中對數(shù)電路的移位控制表相同。
參考圖7，示出Delta Sigma調(diào)制器(DSM)49和1位乘法器48的實例。1位乘法器可以是一組n個″異″門，n位信號的每一位為1，每個門電路具有一個經(jīng)倒相器482耦合到1位信號的輸入端。圖7僅示出一個這種門電路481。
DSM通常以與圖1所示的ADC相同的方式在數(shù)字域中工作。DSM包括一個把n位信號轉(zhuǎn)換成1位形式的量化器Q。量化器可以是具有零閾值的比較器。來自量化器Q的1位輸出信號經(jīng)1位向n位轉(zhuǎn)換器96反饋到減法器70，以形成1位輸出信的n位型式號和n位輸入信號之間的差。由本領(lǐng)域已知的未示出的計時裝置以2.8224MHz對DSM計時，即與原始輸入1位信號和n位信號相同的取樣速率計時。
DSM的其它元件構(gòu)成噪聲整形濾波器。這些元件包括一系列積分器和系數(shù)乘法器71至76以及一個積分器77。積分器和乘法器71至76和77的輸出在加法器90至95中相加，以施加到量化器Q產(chǎn)生1位輸出信號。僅詳細示出積分器/乘法器的一個71。它包括一個由1取樣周期延遲器71′和一個后面跟有系數(shù)乘法器79的加法器構(gòu)成的積分器71′。乘法器的輸入端分接到加法器90。除了由元件71至76的乘法器施加的系數(shù)分別是1/2、1/4、1/8、1/16、1/32、1/64之外，元件72至76與元件71相同。元件77是一個沒有乘法器的積分器。
圖8完整示出了圖4的低通濾波器41，高通濾波器42和絕對值電路43。如果使用圖8的絕對值電路，則不需要圖5A的絕對值電路。圖8中未示出計時裝置。1位輸入信號具有64×44.1MHz的取樣速率n位輸出信號具有相同的取樣速率。
雖然在此已參考附圖詳細說明了本發(fā)明的實施例，應(yīng)該理解，本發(fā)明不限于那些明確的實施例，本領(lǐng)域技術(shù)人員在不脫離所附權(quán)利要求定義的本發(fā)明范圍和精神的情況下可進行各種改進和修改。
表1移位控制輸入對數(shù)輸出(LOG OUT)P Q R S T UA B C D E F G H I J K L Mu v w x y z z1 z2 z3 z4 z5 z6 z7 z8 z90 0 0 0 0 01 B G D E F G H I J K L M0 0 0 b c d e f g h i j k l m1 0 0 0 0 00 1 C D E F G H I J K L M0 0 1 c d e f g h i j k l m 01 1 0 0 0 00 0 1 D E F G H I J K L M0 1 0 d e f g h i j k l m 0 01 1 1 0 0 00 0 0 1 E F G H I J K L M0 1 1 e f g h i j k l m 0 0 01 1 1 1 0 00 0 0 0 1 F G H I J K L M1 0 0 f g h i j k l m 0 0 0 01 1 1 1 1 00 0 0 0 0 1 G H I J K L M1 0 1 g h i j k l m 0 0 0 0 01 1 1 1 1 10 0 0 0 0 0 1 H I J K L M1 1 0 h i j k l m 0 0 0 0 0 01 1 1 1 1 10 0 0 0 0 0 0 H I J K L M1 1 1 h i j k l m 0 0 0 0 0 0對數(shù)輸入 表 2 反對數(shù)輸出u′ v′ w′ x′ y′ z′ z1′z2′z3′z4′z5′z6′z7′z8′z9′ A B C D E F G H I J K L M0 0 0 b c d e f g h i j k l m 1 B C D E F G H I J K L M0 0 1 c d e f g h i j k l m 0 0 1 C D E F G H I J K L M0 1 0 d e f g h i j k l m 0 0 0 0 1 D E F G H I J K L M0 1 1 e f g h i j k l m 0 0 0 0 0 0 1 E F G H I J K L M1 0 0 f g h i j k l m 0 0 0 0 0 0 0 0 1 F G H I J K L M1 0 1 g h i j k l m 0 0 0 0 0 0 0 0 0 0 1 G H I J K L M1 1 0 h i j k l m 0 0 0 0 0 0 0 0 0 0 0 0 1 H I J K L M1 1 1 h i j k l m 0 0 0 0 0 0 0 0 0 0 0 0 0 H I J K L M表 3u′v′W′ P′Q′R′S′T′U0 0 0 0 0 0 0 0 00 0 1 1 0 0 0 0 00 1 0 1 1 0 0 0 00 1 1 1 1 1 0 0 01 0 0 1 1 1 1 0 01 0 1 1 1 1 1 1 01 1 0 1 1 1 1 1 11 1 1 1 1 1 1 1 權(quán)利要求
1．一種用于處理1位信號的音頻信號處理器，包括一個用于接收1位信號的輸入端，用于對1位信號施加預(yù)定濾波特性，借此把該信號轉(zhuǎn)換成n位信號的裝置，其中n大于1，用于確定n位信號絕對值的裝置，用于依據(jù)所述絕對值產(chǎn)生動態(tài)控制信號的裝置，用于把動態(tài)控制信號施加到1位輸入信號的裝置，和用于把動態(tài)控制的信號重新量化為1位信號并對重新量化的1位信號中的噪聲整形的裝置。
2．根據(jù)權(quán)利要求1所述的處理器，其中濾波器特性包括一個用于產(chǎn)生表示音頻信號的模擬包絡(luò)線的n位信號的低通濾波器。
3．根據(jù)權(quán)利要求2所述的處理器，其中濾波器特性還包括一個用于去除低頻噪聲的高通濾波器。
4．根據(jù)權(quán)利要求1所述的處理器，進一步包括用于從n位信號減去一個可選擇的閾值的裝置。
5．根據(jù)權(quán)利要求1所述的處理器，其中用于產(chǎn)生動態(tài)控制信號的裝置包括一個用于把n位信號與取決于所希望的壓縮或擴展的比例信號相乘的乘法器。
6．根據(jù)權(quán)利要求1所述的處理器，其中n位信號的取樣速率等于在所述接收端接收的1位信號的取樣速率。
7．根據(jù)權(quán)利要求1所述的處理器，進一步包括一個用于把n位信號值轉(zhuǎn)換成取2為底的對數(shù)的對數(shù)電路，和一個把取2為底的對數(shù)值轉(zhuǎn)換成非對數(shù)值的反對數(shù)電路，其中至少用于產(chǎn)生動態(tài)控制信號的裝置對取2為底的對數(shù)值進行運算。
8．根據(jù)權(quán)利要求7所述的處理器，其中施加裝置對非對數(shù)值進行運算。
9．根據(jù)權(quán)利要求1所述的處理器，其中重新量化和噪聲整形裝置包括一個Delta Sigma調(diào)制器。
10．一種用于把n位數(shù)字信號值轉(zhuǎn)換成取2為底的對數(shù)值的電路，包括用于接收n位信號相應(yīng)位的n個輸入端，用于向最高有效位(MSB)的位置有選擇地移動n位信號的位的移位裝置，和用于把n位信號的位向MSB移動許多移位直到最高有效邏輯1位到達MSB位置和用于產(chǎn)生表示所述移位數(shù)量數(shù)值的移位控制裝置，其中所述以取2為底的對數(shù)值是由表示所述移位數(shù)量的所述數(shù)值和由移位裝置輸出移動的位表示的。
11．一種用于把權(quán)利要求10的電路產(chǎn)生的n位取2為底的對數(shù)值轉(zhuǎn)換成非對數(shù)值的電路，包括用于接收取2為底的對數(shù)值的相應(yīng)位的n個輸入端，用于向最低有效位位置有選擇地移動這些位的移位裝置，和裝配用來接收表示由權(quán)利要求10產(chǎn)生的移位數(shù)量的所述數(shù)值，并可操作地控制移位裝置以便把n位向LSB移動所述移位數(shù)量的移位控制裝置。
全文摘要
一種用于處理1位信號的音頻信號處理器,包括一個用于接收1位信號的輸入端40,用于對1位信號施加預(yù)定濾波特性,借此把該信號轉(zhuǎn)換成n位信號的裝置41、42,其中n大于1,用于確定n位信號絕對值的裝置43,用于依據(jù)所述絕對值產(chǎn)生動態(tài)控制信號的裝置46、51,用于把動態(tài)控制信號施加到1位輸入信號的裝置48,和用于把動態(tài)控制的信號重新量化為1位信號并對重新量化的1位信號中的噪聲整形的裝置49。還公開了用于產(chǎn)生取2為底的對數(shù)和對應(yīng)的反對數(shù)的電路。
文檔編號G06F7/556GK1233025SQ9812416
公開日1999年10月27日 申請日期1998年10月24日 優(yōu)先權(quán)日1997年10月24日
發(fā)明者P·C·伊斯蒂, P·D·索普, C·斯萊特 申請人:索尼英國有限公司