專利名稱：快速檢測電源關(guān)斷的電源接通檢測和啟動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種改進(jìn)的電子電路，用來檢測何時電源(電壓)被接通(或被關(guān)斷)和用來向諸如鎖存器之類的其它電路提供一初始啟動信號以便當(dāng)電壓被恢復(fù)到一穩(wěn)定工作電壓之后將該鎖存器之類的其它電路重置為一預(yù)置的狀態(tài)。
一集成電路(IC)可以包括成千個晶體管、門、鎖存器、存儲單元等，和一超大規(guī)模集成(VLSI)電路在一單一硅芯片上可以包括有百萬或更多的有源元件。這些元件被組合成為不同類型的各種復(fù)合電路以適用于各種不同的應(yīng)用。這些電路中的某些電路，為了當(dāng)電源與其電路接通時，為了正常的工作，需要利用一“初始化”的處理以使該電路的元件置為預(yù)置狀態(tài)或存儲器設(shè)置的模式。這樣一種處理在現(xiàn)有技術(shù)中是已知的，例如，通過最初設(shè)置若干“鎖存器”(存儲器單元)來實現(xiàn)所希望的初始化模式的預(yù)置。這種鎖存器的初始設(shè)置每次即使電源關(guān)斷一短暫的瞬時也要將電路再次接通電源才能執(zhí)行。
為了確定何時電源接通一IC并且達(dá)到穩(wěn)定的、足夠的工作電平，電路去檢測何時被接通。例如，當(dāng)電源第一次被接通并且電源電壓開始從零上升時，一電源接通檢測電路讀出這個狀態(tài)并且恰恰在該電源電壓達(dá)到全電平以前立即產(chǎn)生一短脈沖。這個短脈沖又被用來產(chǎn)生一長的、稍微延遲的電源接通信號(PWRON)，這個信號使得與其相連的鎖存器被正常地“初始化”到它的預(yù)置的設(shè)置。因此，隨著電源電壓達(dá)到穩(wěn)定的、全工作電平狀態(tài)，該鎖存器將現(xiàn)存于其中的信息連續(xù)地傳送到其它電路(即，該IC的主電路)作為它的工作程序的部分。當(dāng)電源關(guān)斷時，即使關(guān)斷一瞬間，該鎖存器也可丟失它的置位，當(dāng)電源恢復(fù)時它必須要復(fù)位(初始化)。如像已知的，該鎖存器的正常置位(或復(fù)位)失效則會導(dǎo)致主電路的錯誤或不正確的工作。
例如，當(dāng)設(shè)備(即，一大型計算機(jī))被首次接通時，可能會出現(xiàn)突然的負(fù)電壓瞬變過程，如同在該設(shè)備內(nèi)的各種不同電路在稍許不同的時間被提高功耗一樣。這種負(fù)電壓瞬變過程是隨機(jī)的并且出現(xiàn)在電源被接通之后的任何時間。當(dāng)這樣一個負(fù)電壓瞬變出現(xiàn)時，會導(dǎo)致鎖存器丟失它們的正常置位。除非鎖存器被立即復(fù)位，否則該主電路將不能正常工作，結(jié)果電源立即復(fù)原。當(dāng)電源再次接通時前述的電源接通檢測電路無法對這種突然的負(fù)電壓瞬變過程作出足夠的快速反應(yīng)從而使鎖存器保持不正常的置位。
希望有一種能夠立即反應(yīng)一電源關(guān)斷狀態(tài)并且適于與在該芯片上的主電路一起在一VLSI電路芯片上的制造的電源接通檢測電路。
本發(fā)明涉及檢測何時所提供使用的電源電壓被接通并且達(dá)到一予定電壓電平的電源接通檢測電路。響應(yīng)于這個狀態(tài)該電路產(chǎn)生一電壓脈沖。如果由于任何原因(即，一尖銳的短時間間隔噪聲尖峰信號)而使電源電壓的電壓電平降低到低于該預(yù)置電平時，則該電路迅速地釋放其控制(公共)端的電壓并因此容許該電路響應(yīng)于返回到該預(yù)置電平的該電源電壓迅速地產(chǎn)生一另外的電壓脈沖。
本發(fā)明的一個方面是提供電源接通檢測電路，該電路包括電壓脈沖發(fā)生電路和電壓降低電路裝置。該電壓脈沖發(fā)生電路裝置，具有一控制端和第一電源端，當(dāng)至少一個予選的一予選電壓電平的電源電壓被加到第一電源端時，該電路在其第一公共端產(chǎn)生一電壓脈沖。該電壓降低電路裝置被耦合到該控制端，如果加到第一電源端的電源首先達(dá)到或超過該予選的電壓值則控制端的電壓迅速降低并且隨后降低到低于該預(yù)置電壓使得當(dāng)?shù)谝浑娫炊说碾妷涸俅芜_(dá)到或超過該予選擇的電壓值時，則該電壓脈沖產(chǎn)生電路裝置可在該第一公共端上迅速產(chǎn)生一其它的電壓脈沖。
從另一方面來看，本發(fā)明涉及一電源接通檢測電路。該電源接通檢測電路包括第一和第二p溝道場效應(yīng)晶體管及第一和第二n溝道場效應(yīng)晶體管，每一晶體管具有一柵極、和第一及第二輸出端；具有第一和第二端的電阻裝置，用來在第一和第二端之間提供一電阻；和一用來存儲電荷的寄生電容裝置。晶體管的所有柵極、第二p溝道和n溝道晶體管的第一輸出端、電阻裝置的第一端、和該電容裝置均與第一公共端相連。第一p溝道晶體管的第一輸出端、第二p溝道晶體管的第二輸出和第二n溝道晶體管的第二輸出均與第一電源端相連。第一p溝道晶體管的第二輸出端和第一n溝道晶體管的第一輸出端連接到該電源接通檢測電路的輸出端。該電阻裝置的第二端和第一n溝道晶體管的第二輸出端與第二電源端相連。
結(jié)合附圖及權(quán)利要求學(xué)習(xí)了下面的說明書之后將對本發(fā)明及重要的優(yōu)點(diǎn)有更好的了解。


圖1示出了包括有鎖存和復(fù)位電路、主電路以及根據(jù)本發(fā)明所提供的電源接通檢測電路的一系統(tǒng)；圖2示出了為了進(jìn)一步詳述根據(jù)本發(fā)明提供的電源接通電路而以方框圖形式給出的部分示意性電路圖；圖3示出了在圖2的電源接通檢測電路的各個節(jié)點(diǎn)上所產(chǎn)生的有關(guān)波形的圖形；和圖4的圖形說明了一具有一突然的負(fù)電壓波形的電源關(guān)斷條件，并且還示出了由本發(fā)明提供的表明快速電源關(guān)斷檢測的該電源接通檢測電路內(nèi)的一節(jié)點(diǎn)的電壓波形，和進(jìn)一步示出了(虛線部分)一表明在沒有本發(fā)明電源接通檢測電路的情況下出現(xiàn)不希望有的緩慢電源關(guān)斷檢測時在相同節(jié)點(diǎn)處的一假設(shè)波形。
參見圖1，圖1示出了一系統(tǒng)10，包括有主電路16、鎖存和復(fù)位電路14以及根據(jù)本發(fā)明的電源接通檢測電路12。系統(tǒng)10通常使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)被集成在構(gòu)成一硅晶片(未示出)部分的一單片集成電路芯片上。例如，系統(tǒng)10可包括百萬以上的元件。這種芯片的設(shè)計和制造在本技術(shù)領(lǐng)域中是已知的，這里不再詳細(xì)說明。電源電壓(+VCC)接到端點(diǎn)18處，該端點(diǎn)又連接到電路12和電路14和16。在端點(diǎn)22接有參考電源電壓(即，地)，并且電路12和電路14和16與地相接。端點(diǎn)18和22分別可表示為第一和第二電源端。該電源接通檢測電路12僅是系統(tǒng)10的一很小部分并且通常其功耗相對較小(即，微瓦)。
當(dāng)該電源接通檢測電路12接通電源(或在一中斷之后再次接通)時，延遲適當(dāng)時間之后，一PWRON信號通過導(dǎo)線24加到鎖存和復(fù)位電路14。接收一PWRON信號，該鎖存器被置位(或復(fù)位)到初始的預(yù)置狀態(tài)。該鎖存器的設(shè)計和操作以及它們?nèi)绾伪怀跏嫉卦O(shè)置為預(yù)置的置位狀態(tài)是本技術(shù)領(lǐng)域的人員所熟知的，這里對此不作進(jìn)一步的說明。來自鎖存器14的信息通過多條列線26被提供給主電路16。眾所周知，電源關(guān)斷并隨后接通之后該鎖存器14的初始化和預(yù)置位對于主電路16的正常工作是重要的。本技術(shù)領(lǐng)域的人員對主電路16的設(shè)計和操作是熟知的，這里不再進(jìn)一步說明。
參見圖2，圖2示出了圖1的電源接通電路12的一實施例的示意性電路構(gòu)成和部分框圖的構(gòu)成。電路12包括有p溝道場效應(yīng)晶體管(PETS)32和38，n溝道場效應(yīng)晶體管(FETS)30和40，一電阻34，一電容36(通常是一與電阻34和晶體管30、32、38和40有關(guān)的寄生電容)，一波形整形單元42(如框圖所示)，一脈沖延遲單元44(如框圖所示)和一緩沖反相器單元46(如框圖所示)。晶體管30、32、38和40通常是金屬氧化物硅(MOS)型并且可表示為MOSFET。每一晶體管具有一柵極、和第一及第二輸出端。晶體管32、38和40以及電阻34的組合可表示為電壓脈沖產(chǎn)生裝置。晶體管30可表示為電壓降低裝置。電阻34可表示為一阻抗裝置和電容36可表示為電容裝置。在一P溝道晶體管中電流從源極流向漏極。因此，該源極是第一輸出端和該漏極是第二輸出端。在一n溝道晶體管中，電流是從該漏極流向源極，因此第一輸出端是漏極和第二輸出端是源極。波形整形單元42、脈沖延遲單元44和緩沖反相器單元46是本技術(shù)領(lǐng)域人員公知的電路，這里不再詳述。這些單元也連接有+VCC和地的電源，雖然圖中未示出但實際上存在。
晶體管30、32和38的源極與端點(diǎn)18相連，端點(diǎn)18與一電源+VCC相連接。該電源(如像+VCC)可以處于0伏(當(dāng)關(guān)斷時)或上升至+VCC電壓值(當(dāng)接通時)。因此，加到端點(diǎn)18的電壓可在0伏和+VCC伏之間。即使該電源為接通，噪聲尖峰也可使得端點(diǎn)18的電壓小于+VCC。晶體管30和32的柵極和漏極、晶體管38和40的柵極、電阻34的第一端和電容36的第一端均與端點(diǎn)50相連。電阻34和電容36的第二端以及晶體管40的源極與端點(diǎn)22相連并與所示為地的參考電源相連。晶體管38和40的漏極連接到波形整形單元42輸入端，即連接到端點(diǎn)52。波形整形器42的輸出連接到脈沖延遲單元44的一輸入端即連接到一端點(diǎn)54。脈沖延遲單元44的輸出端與緩沖反相單元46的一輸入端相連即與端點(diǎn)56相連。緩沖反相單元46被連接到線24上并且產(chǎn)生一輸出信號PWRON。其柵極和漏極共同連接到端點(diǎn)50而被連接為一二極管的晶體管30，當(dāng)在端點(diǎn)50的電壓比端點(diǎn)18的電壓更正時僅在從端點(diǎn)50到端點(diǎn)18的方向上產(chǎn)生電流。這在后面將會更詳細(xì)的說明。晶體管32也將其柵極和漏極共同連接到端點(diǎn)50而被連接為一二極管。在該電源接通檢測電路12中的元件數(shù)量和尺寸相對較小，因而可使用CMOS技術(shù)被制做在一集成電路芯片上而無須占用更多的芯片面積。后面將要詳述在開始電源接通檢測期間在端點(diǎn)18、50、52、54和56以及導(dǎo)線24(PWRON)處的電壓波形。
當(dāng)電源電壓初次接通時，在端點(diǎn)18處的電壓為零。當(dāng)這個電壓上升到高于連接成二極管的該p溝道晶體管32的閾值電壓(Vth)時，晶體管32開始產(chǎn)生通過電阻34流到端點(diǎn)22和地的電流。此后，當(dāng)在端點(diǎn)18處的電源電壓連續(xù)上升時，在端點(diǎn)50處的電壓的上升正比于通過電阻34的電源和增加的電源電壓。
當(dāng)在端點(diǎn)18處的電源電壓上升到超過晶體管38和40的閥值電壓(V+h)時，這些晶體管開始導(dǎo)通。結(jié)果是端點(diǎn)52首先被上拉到+VCC，然后晶體管40緊接著被導(dǎo)通和晶體管38被截止，在端點(diǎn)52處的電壓降低到地電平。在端點(diǎn)52處電壓上升并且當(dāng)電源被接通時又下降，產(chǎn)生了一短寬度的脈沖，其結(jié)果在導(dǎo)線24上產(chǎn)生了一相適應(yīng)地被延遲的PWROM信號。這將在后面詳述。
當(dāng)在端點(diǎn)18處的電源電壓達(dá)到一穩(wěn)定的工作電平(即，給為+3.3伏)時，在端點(diǎn)50處的電壓保持在減去連接成二極管的晶體管32的閾值電壓Vth的電平(+VCC-Vth)。由于在端點(diǎn)50處的電壓為正電壓使晶體管40保持導(dǎo)通而使得端點(diǎn)52處保持為零電平。由于在端點(diǎn)50處為正電壓而使晶體管38基本上為偏置截止。晶體管32、38和40的閾值電壓通常為相同的(即，每一閾值電壓約為0.6V)。晶體管30的閾值電壓Vth通常低于晶體管32、38和40的閾值電壓，通常為0.3V。這就是本發(fā)明的重要的設(shè)計特征。
為了保持由晶體管32取得的電流較小，一旦電源電壓達(dá)到滿電平(+VCC)，則電阻34被選擇具有一高電阻值(即，約為2兆歐)。為了獲得這種高的電阻，電阻34通常作為一具有相對大的擴(kuò)散區(qū)域的擴(kuò)散器件而被制造。這一技術(shù)在本領(lǐng)域中是公知的。但是，這種大擴(kuò)散區(qū)域的結(jié)果使得電阻34具有與它相關(guān)的一相對大的寄生電容(即，大約1微微法)，由電容器36所表示的寄生電容還包括有與晶體管38和40的柵極相關(guān)的寄生電容以及與晶體管30和32的漏極和柵極相關(guān)的寄生電容。但是對于本發(fā)明來說，較大的電容(寄生電容)36的值另一方面使得該電源接通檢測電路12不能做到快速地響應(yīng)一個突變，疊加在+VCC的電平上的短暫負(fù)電壓瞬變過程并隨后產(chǎn)生一新的PWRON信號。這將在后面詳述，如果該電路12不能足夠快速地響應(yīng)在該電源電壓上的突然的負(fù)的瞬變過程，則在鎖存和復(fù)位電路14中會出現(xiàn)該鎖存的錯誤設(shè)置并且該主電路16不能正常工作。
如上所述，當(dāng)電源電壓被接通并且上升超過某一電平時，在端點(diǎn)52上產(chǎn)生一電壓脈沖。該在端點(diǎn)52上的電壓脈沖被加到波形整形單元42產(chǎn)生一具有急劇上升和下降邊緣的被整形脈沖。在端點(diǎn)54處所出現(xiàn)的這個被整形脈沖被加到脈沖延遲單元44，在端點(diǎn)56處產(chǎn)生一具有明顯延遲(即，大約1微秒)的下降邊緣的被加寬的電壓脈沖。在端點(diǎn)56處的被加寬和被延遲電壓脈沖被加到緩沖反相單元46，在導(dǎo)線24上產(chǎn)生適當(dāng)被延遲(即，約為1微秒)的正向PWRON信號以允許在端點(diǎn)18處的電源電壓充分地穩(wěn)定在足夠的工作電平上。僅僅當(dāng)PWRON信號通過導(dǎo)線24被提供給該鎖存和復(fù)位電路14(見圖1)時該鎖存器正確地置位(或復(fù)位)到它們的預(yù)置的初始狀態(tài)。如果在端點(diǎn)18處的電源電壓突然地下降到低于某一電平(即，約+0.4伏)時，該鎖存器丟失它們的設(shè)置并被隨機(jī)地被復(fù)位，直至當(dāng)該電源電壓再次上升和鎖存器被正確地重新初始化時產(chǎn)生一新的PWRON信號為止。本發(fā)明能保證即使電源僅僅中斷持續(xù)幾個毫微秒也能產(chǎn)生一新的PWRON信號。當(dāng)然，如上所述，電源關(guān)斷持續(xù)一較長時間也能產(chǎn)生一新的PWRON信號。
參見圖3，圖3示出了當(dāng)電源接通時在該電源接通檢測電路12中的各端點(diǎn)18、50、52、54和56處以及導(dǎo)線24處所出現(xiàn)的有關(guān)電壓波形62、63、64、65、66和67的示意圖的圖形60。圖形60的垂直軸示出了各種波形的各自電壓“0”到“十”，而水平軸表示時間。該波形設(shè)有必要定標(biāo)。
波形62示出了當(dāng)電源接通時在端點(diǎn)18處在開始時間“TSTART”處的電壓上升。該電壓從點(diǎn)70處的零(0)沿一上斜線72上升到在時間“TON”處的點(diǎn)71處的滿電平(即，大約為3.3伏)。例如從“TSTART”至“TON”所經(jīng)過的時間小于1微秒。該電源保持在由點(diǎn)71處所指明的滿電平(+VCC)直到有意地關(guān)斷或直到無意地中斷為止。當(dāng)?shù)竭_(dá)在時間T1在波形62的線72上的點(diǎn)73處所指明的一電壓電平時，超過了晶體管32的閾值電壓(Vth)并且該晶體管32導(dǎo)通。由波形63所指明的在端點(diǎn)50處的電壓隨后沿線76從點(diǎn)74處的零開始上升，它具有與波形62的線72相同的斜率，在時間“TON”到達(dá)點(diǎn)78。端點(diǎn)50的電壓之后(只要電源為接通狀態(tài))保持在點(diǎn)78的電平上。如前所述那樣，這個電平是+VCC減去晶體管32的閾值電壓Vth(大約0.6V)的幅值。
當(dāng)在端點(diǎn)50處的電壓開始從時間T1處的零上升時，晶體管38和40被導(dǎo)通并且由波形64所指明的在端點(diǎn)52處的電壓從在點(diǎn)80和時間T1處的零上升，形成一短寬度脈沖82，這個脈沖隨后在點(diǎn)84和時間T2處很快地降回到零。在時間T2晶體管38被偏置截止和晶體管40被偏置導(dǎo)通。由沿波形62的線72的點(diǎn)86所指明的端點(diǎn)18的電壓電平是在晶體管38被偏置截止和晶體管40被偏置導(dǎo)通的電平上。
在端點(diǎn)52處的圓拱形脈沖82由波形整形單元42整形，如波形65中所見那樣在端點(diǎn)54處產(chǎn)生一被整形脈沖88。脈沖88通過延遲單元44使脈沖寬度擴(kuò)展，在端點(diǎn)56處產(chǎn)生波形66的一脈沖90。脈沖90從時間T1延伸到時間T3，例如一周期大約為1微秒。應(yīng)注意的是通過時間T3和該脈沖90的結(jié)束，在端點(diǎn)18處(波形62)該電壓穩(wěn)定在滿工作電平(+VCC)上。
當(dāng)脈沖90在時間T3結(jié)束時，緩沖反相單元46加到導(dǎo)線24上，如由波形67所指明的是該P(yáng)WRON信號的一信號92通過導(dǎo)線24加到鎖存和復(fù)位電路14(圖1)。在該鎖存器的初始化之后，當(dāng)在端點(diǎn)18處的電源電壓被關(guān)斷并且隨后又接通時僅將產(chǎn)生下一個PWRON信號。本發(fā)明提供一電源關(guān)斷狀態(tài)的幾乎瞬間檢則，因而保證即使電源被中斷僅僅很短幾個毫微秒，也能產(chǎn)生一用來對該鎖存器重新置位的新的PWRON信號。
晶體管32、38和40，以及電阻34(圖2)構(gòu)成一脈沖形成網(wǎng)絡(luò)，在該脈沖形成網(wǎng)絡(luò)中它們作為一反相器而被連接。當(dāng)該電源電壓足夠地被升高時(升到滿電平或接近于滿電平)，端點(diǎn)50處的電壓被停頓(稍微低于電源電壓)和在端點(diǎn)52處的電壓保持在零電平。但是，如本領(lǐng)域已熟知的，這些晶體管具有接近于它們各自的閾值電壓的非線性閾值電導(dǎo)。因此，當(dāng)在端點(diǎn)18處的電源電壓(波形62)最初被接通(時間=TSTART)并且從零上升到+VCC(TON)時，晶體管32、38和40以及電阻34的這個網(wǎng)絡(luò)在時間間隔T1至T2在端點(diǎn)52處產(chǎn)生波形64的脈沖82。這個脈沖82，其間隔通常僅有零點(diǎn)幾個微秒，導(dǎo)致在該電源具有穩(wěn)定的工作電平+VCC(大約+3.3V)之后在一適當(dāng)?shù)?、明顯較后的時間(T3)處產(chǎn)生一PWRON信號92。
在時間TSTART處該端點(diǎn)50的電壓波形63在此所說明的為零伏。隨后，在時間T1之后，在端點(diǎn)50處的電壓與在端點(diǎn)18(波形62)處的電壓的上升是一致的，但是其幅值低于相當(dāng)于連接成二極管的晶體管32的閾值電壓Vth的幅度的一個值。還應(yīng)注意的是晶體管32、38和40的閾值電壓Vth的幅值均相等(大約為0.6伏)。
如果，當(dāng)電源接通時，在端點(diǎn)50處的電壓開始在一明顯地高于零的電平(即，在一等于晶體管38或40的閾值電壓Vth的輻值的電壓)，在端點(diǎn)52處的脈沖82(波形64)在從T1到T2的時間間隔內(nèi)不是如像在端點(diǎn)18處的電源電壓沿波形62的線72那樣上升所形成(或根本不是那樣所形成)。因此，當(dāng)電源被接通并且電源電壓開始上升時將不產(chǎn)生一新的PWRON信號。本發(fā)明確保當(dāng)電源關(guān)斷或突然中斷時端點(diǎn)50總是瞬間地返回到接近零(即，低大約+0.4伏)。因此在端點(diǎn)52處的一新脈沖82和在導(dǎo)線24上的一新的PWRON信號92不管是在電源關(guān)斷后瞬間或是在一后面的時間總能確保電源被再接通。
參見圖4，圖4所示的曲線100示意性地給出了當(dāng)該電源接通檢測電路12被關(guān)斷電源(即，利用一突然的負(fù)電壓瞬變過程)時，在端點(diǎn)18和端點(diǎn)50處的各個電壓對時間的關(guān)系。曲線100的垂直軸表示電壓(伏)，而水平軸表示時間(毫微秒)。曲線100示出了第一負(fù)向電壓波形102(電源關(guān)斷)，該波形在幾個毫微秒的時間內(nèi)從點(diǎn)103即在端點(diǎn)18處的+VCC降到在點(diǎn)104處的零電平。該電壓波形102表明當(dāng)加到端點(diǎn)18的電源即使被中斷幾個毫微秒，該電壓也能立即地降低到零。
該曲線100還示出了第二負(fù)向電壓波形106，該波形表示在端點(diǎn)50處的電壓。在該垂直軸上由點(diǎn)107所指明的在這里所表示的在端點(diǎn)50處的初始電壓電平是低于如前所述的該p溝道晶體管32(圖2)的閾值電壓Vth的幅值+VCC。
應(yīng)注意的是，該n溝道晶體管30(見圖2)是一連接成二極管的晶體管，其源極通過總線20與端點(diǎn)18相連并且它的漏極和柵極共同連接到端點(diǎn)50。因此晶體管不導(dǎo)通，直到在端點(diǎn)18的電壓降到低于在端點(diǎn)50處的電壓并且高于晶體管30的閾值電壓(大約0.3伏)為止。在由點(diǎn)108所指明的曲線100的垂直軸的電平處該晶體管30開始導(dǎo)通。當(dāng)晶體管30導(dǎo)通時它將在電容器36(寄生電容)上的電荷分流到地，使得當(dāng)在端點(diǎn)18處的電壓繼續(xù)它的突然下降(電壓波形102)時，在端點(diǎn)50處的電壓(電壓波形106)立即跟隨它而下降。
當(dāng)電壓波形102朝向零電平下降時，在點(diǎn)109處它通過一由水平線110所指明的并標(biāo)注為Vnew的電壓電平(均為+0.4伏)。這個電壓電平Vnew是在p溝道晶體管32、p溝道晶體管38和n溝道晶體管40的閾值電壓Vth(大約0.6伏)以下，并且這些晶體管將被截止。但是，連接成二極管的n溝道晶體管30繼續(xù)導(dǎo)通直到到達(dá)它的閾值電壓Vth(大約為0.3伏)為止。在點(diǎn)112，端點(diǎn)50處的電壓波形106迅速地降低到該水平線110(Vnew)以下。應(yīng)注意的是點(diǎn)112從點(diǎn)109分離僅用了幾個毫微秒。在端點(diǎn)50和電壓波形106降低到大約+0.3伏(等于晶體管30的閾值電壓Vth的幅值)之后，晶體管30停止導(dǎo)通。之后，電容器36只通過電阻34放電并且電壓波形106呈指數(shù)形狀，在一非?？亢蟮臅r間(在曲線100中未示出)水平曲線才逐漸衰減到零。
該電壓電平Vnew是高于在該鎖存和復(fù)位電路14中的該鎖存器的一電壓電平，從而丟失了它的初始設(shè)置，因此需要復(fù)位。只要在端點(diǎn)18處的電壓停留在高于Vnew則該鎖存置位保持完整。無論如何，如果在任何時間在端點(diǎn)18(和該端點(diǎn)50)處的電壓降到Vnew以下，則一新的PWRON信號將自動地加到導(dǎo)線24并且該鎖存器將被復(fù)位。
曲線100還示出了一虛線所表示的假設(shè)的電壓波形120。該假設(shè)的電壓波形120示意性地示出了在n溝道晶體管30(圖2)沒有被連接成二極形式時在端點(diǎn)50處的電壓的衰減(當(dāng)如電壓波形102所示電源被突然中斷時)。如該假定的電壓波形120所示，在端點(diǎn)50處的電壓以一較慢的速率(與電壓波形106相比較)指數(shù)地衰減，這是因為來自電容器36的電荷大部分通過該高歐姆電阻34而被泄放。對于在端點(diǎn)50處的電壓來說下降到低于Vnew(水平線110)的電平要一較長的時間，(即，大致上要1微秒，所以在圖中未示出)。在這樣的時間期間該在端點(diǎn)18處的電壓可以容易地重新開始(在曲線100中示出)，但是在這種假設(shè)情況下不產(chǎn)生新的PWRON信號。該鎖存器隨后將不被復(fù)位。避免如上所述的這種狀態(tài)是很重要的。
本領(lǐng)域的普通技術(shù)人員在不違背如權(quán)利要求中所述的本發(fā)明的精神和范圍的前提下可對該電源接通檢測電路作出各種修改。例如，可采用除了所披露之外的電壓電平和閾值電壓并且可改變接通和關(guān)斷次數(shù)以最佳的適應(yīng)于所給定的應(yīng)用。另外，該電源接通檢測電路不限于應(yīng)用于一特殊的IC的尺寸或應(yīng)用于特定的在IC中的另外(主)電路。另外，電阻34的歐姆可以改變?yōu)橐蛔罴研枰闹?。另外，晶體管的電導(dǎo)類型可以反向并且負(fù)電平和地可以是電源電平。
權(quán)利要求
1．一種電源接通檢測電路包括一電壓脈沖產(chǎn)生電路，具有一控制端和第一電源端，用于當(dāng)至少一個預(yù)選電壓電平的電源電壓被加到第一電源端時在第一公共端產(chǎn)生一電壓脈沖；和一連接到該控制端的電壓降低電路，用于如果加到第一電源端的電源電壓首先達(dá)到或超過該預(yù)選的電壓電平則迅速降低該控制端的電壓并隨后降到低于該予選電壓電平，從而當(dāng)?shù)谝浑娫炊诉_(dá)到或超過該預(yù)選電壓電平時，該電壓脈沖產(chǎn)生電路裝置可以在第一公共端迅速產(chǎn)生另一電壓脈沖。
2．如權(quán)利要求1的電源接通檢測電路，其中該電壓脈沖產(chǎn)生電路包括第二電源端并且該電壓降低電路裝置被安置在控制端和第一電源端之間。
3．如權(quán)利要求2的電源接通檢測電路，其中該電壓脈沖產(chǎn)生電路包括第一和第二p溝道場效應(yīng)晶體管和第一n溝道場效應(yīng)晶體管，這些晶體管的每一個都具有一柵極、和第一及第二輸出端；電阻裝置，具有第一和第二端，用于在所述第一和第二端之間提供一電阻；該電壓降低電路裝置包括第二n溝道場效應(yīng)晶體管，具有一柵極，和第一及第二輸出端；第一和第二p溝道晶體管的第一輸出端和第二n溝道晶體管的第一輸出端被連接到第一電源端；所有晶體管的柵極、第二p溝道和n溝道晶體管的第二輸出端、和電阻裝置的第一端一起連接到第一公共端；第一p溝道晶體管的第二輸出端和第一n溝道晶體管的第一輸出端被共同連接到第二公共端；和電阻裝置的第二端和第一n溝道晶體管的第二輸出端與第二電源端相連。
4．如權(quán)利要求3的電源接通電路，其中該公共端具有一與其相關(guān)的電容。
5．一種電源接通電路包括第一和第二p溝道場效應(yīng)晶體管以及第一和第二n溝道場效應(yīng)晶體管，該晶體管的每一個具有一柵極、和第一及第二輸出端；電阻裝置，具有第一和第二端，用于在第一和第二端之間提供一電阻；寄生電容裝置，用于存儲電荷；所有晶體管的柵極、第二p溝道和n溝道晶體管的第一輸出端、電阻裝置的第一端、和電容裝置均與第一公共端相連；第一p溝道晶體管的第一輸出端、第二p溝道晶體管的第二輸出端和第二n溝道晶體管的第二輸出端與第一電源端相連；第一p溝道晶體管的第二輸出端和第一n溝道晶體管的第一輸出端連接到該電源接通檢測電路的一輸出端；和電阻裝置的第二端和第一n溝道晶體管的第二輸出端連接到第二電源端。
6．如權(quán)利要求5的電源接通檢測電路，其中該p溝道晶體管和第一n溝道晶體管的閾值電壓與第二n溝道晶體管的閾值電壓不同。
7．如權(quán)利要求5的電源接通檢測電路，其中p溝道晶體管和第一n溝道晶體管的閾值電壓均為0.6伏而第二n溝道晶體管的閾值電壓約為0.3伏。
8．如權(quán)利要求5的電源接通檢測電路，其中該電阻裝置是一大約為二兆歐姆的電阻。
9．如權(quán)利要求5的電源接通檢測電路，進(jìn)一步包括有脈沖整形和延遲裝置，具有一連接到第二公共端的輸入和具有一輸出，用于產(chǎn)生一適合于連接到鎖存器的電壓脈沖信號，該鎖存器在接通電源時被置位。
10．一種電源接通檢測電路，用于在一電源連接到該電路并且該鎖存器被導(dǎo)通之后產(chǎn)生一電源信號將鎖存器的設(shè)置觸發(fā)為初始預(yù)設(shè)置狀態(tài)，該電路和鎖存器是在一集成電路芯片上利用互補(bǔ)金屬氧化物半導(dǎo)體擴(kuò)散技術(shù)而形成的，還包括有當(dāng)電源接通時在工作期間從該鎖存器接收必要信息的主電路，該電源接通檢測電路包括第一和第二p溝道場效應(yīng)晶體管和第一及第二n溝道場效應(yīng)晶體管，這些晶體管的每一個具有一柵極、和第一及第二輸出端；一電阻，具有第一和第二端；所有晶體管的柵極、第一p溝道和n溝道晶體管的第一輸出端、和電阻的第一端均被連接到一具有與其相關(guān)的電容的公共端；第一p溝道晶體管的第一輸出端、第二p溝道晶體管的第二輸出端和第二n溝道晶體管的第二輸出端與第一電源端相連；電阻的第二端和第一n溝道晶體管的第二輸出端與第二源端相連；該鎖存器被連接在第一和第二電源端之間；當(dāng)電源接通時，連接在第一和第二電源端之間的第一和第二p溝道晶體管、第一n溝道晶體管、和該電阻的組合在第一p溝道晶體管和第一n溝道晶體管的第一輸出端處產(chǎn)生一電壓脈沖；第二n溝道晶體管提供一低電阻分流通路，用于當(dāng)電源被中斷時降低該公共端的電壓，從而該電源接通檢測電路檢測電源的中斷，并且第一和第二p溝道晶體管、第一n溝道晶體管和電阻的組合當(dāng)電源再次接通時在第一p溝道晶體管的第一輸出端產(chǎn)生另一電壓脈沖；和連接在第一p溝道晶體管和第一n溝道晶體管的第一輸出端與該鎖存器之間的脈沖整形和延遲裝置，用于從在這些輸出端處所呈現(xiàn)的每一電壓脈沖產(chǎn)生一電源接通通信號以觸發(fā)該鎖存器的置位。
11．如權(quán)利要求10的電源接通檢測電路，其中p溝道晶體管和第一n溝道晶體管閾值電壓不同于第二n溝道晶體管的閾值電壓。
12．如權(quán)利要求11的電源接通檢測電路，其中p溝道晶體管和第一n溝道晶體管的閾值電壓均約為0.6伏而第二n溝道晶體管的閾值電壓約為0.3伏。
13．如權(quán)利要求10的電源接通檢測電路，其中該電阻裝置是一約為2兆歐姆的電阻并具有與其相關(guān)的寄生電容。
全文摘要
電源接通檢測電路,包括有n個晶體管和電阻網(wǎng)絡(luò)。當(dāng)該電路的電源電壓首次接通時,該網(wǎng)絡(luò)在輸出處產(chǎn)生一短脈沖,隨后產(chǎn)生一電源接通信號以對“鎖存器”的電路元件進(jìn)行復(fù)位或初始化。該鎖存器向另外電路提供工作信息。當(dāng)電源中斷時一反相連接成二極管形式的晶體管將輸入端處寄生電容中所存儲的電荷分流到地,形成一突然的負(fù)電壓瞬變過程。這種分流作用使輸入端的電壓立即降到零,只要電源再接通則在輸出端就產(chǎn)生另一短脈沖。該短脈沖能產(chǎn)生對該鎖存器重新設(shè)置的新的PWRON信號。
文檔編號G06F1/24GK1221914SQ98120718
公開日1999年7月7日 申請日期1998年9月25日 優(yōu)先權(quán)日1997年9月30日
發(fā)明者厄恩斯特·J·斯塔爾 申請人:西門子公司