專(zhuān)利名稱：數(shù)據(jù)輸入存貯器并對(duì)存儲(chǔ)器內(nèi)存入的數(shù)據(jù)進(jìn)行運(yùn)算輸出并能高速操作的數(shù)據(jù)輸入輸出裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及數(shù)據(jù)輸入輸出裝置，特別是對(duì)輸入的數(shù)據(jù)進(jìn)行特定的運(yùn)算輸出，其輸入和輸出利用各自規(guī)定的速率進(jìn)行數(shù)據(jù)傳輸?shù)妮斎胼敵鲅b置。
在利用光盤(pán)、磁盤(pán)等存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)時(shí)，計(jì)算機(jī)或AV機(jī)器等必須有數(shù)據(jù)輸入輸出裝置。
數(shù)據(jù)輸入輸出裝置讀出光盤(pán)等所記錄的數(shù)據(jù)，根據(jù)需要進(jìn)行數(shù)據(jù)加工和糾錯(cuò)，將數(shù)據(jù)通過(guò)計(jì)算機(jī)等可以利用的形式傳送至計(jì)算機(jī)的裝置。
<光盤(pán)讀出裝置>
以下用圖說(shuō)明已有技術(shù)的光盤(pán)讀出裝置作為這樣的數(shù)據(jù)輸入輸出裝置的一個(gè)例子。


圖1為已有技術(shù)的光盤(pán)讀出裝置的簡(jiǎn)要構(gòu)成圖。
光盤(pán)讀出裝置讀出光盤(pán)1010所記錄的數(shù)據(jù)，在對(duì)讀出數(shù)據(jù)糾錯(cuò)后傳送至主機(jī)1070，該裝置具有待取單元1020、放大器1030、前端處理機(jī)1040、光盤(pán)控制部1100、旋轉(zhuǎn)電機(jī)1050、伺服控制器1060、系統(tǒng)控制部1200。
在這里，系統(tǒng)控制部1200通過(guò)光盤(pán)控制部1100接收來(lái)自主機(jī)1070的數(shù)據(jù)要求的指令，解釋指令控制伺服控制器1060和光盤(pán)控制部1100，根據(jù)數(shù)據(jù)要求，是實(shí)現(xiàn)功能的微處理機(jī)。
旋轉(zhuǎn)電機(jī)1050使光盤(pán)1010旋轉(zhuǎn)，伺服控制器1060根據(jù)前端處理機(jī)1040的信息，接收系統(tǒng)控制部1200的指示，控制旋轉(zhuǎn)電機(jī)1050的旋轉(zhuǎn)和待取單元1020的透鏡位置。
待取單元1020通過(guò)激光的反射光讀出光盤(pán)1010所記錄的數(shù)據(jù)，并變換為電信號(hào)，放大器1030將待取單元1020的輸出信號(hào)放大，輸出至前端處理機(jī)1040。
前端處理機(jī)1040根據(jù)輸入的信號(hào)由伺服控制器1060、旋轉(zhuǎn)電機(jī)1050和待取單元1020進(jìn)行反饋控制，將穩(wěn)定的信號(hào)輸出給光盤(pán)控制部1100，光盤(pán)控制部具有補(bǔ)償電路、AGC(自動(dòng)增益控制電路)、PLL(鎖相環(huán))等，前端處理機(jī)1040將輸出至光盤(pán)控制部1100的信號(hào)解調(diào)為數(shù)據(jù)。
光盤(pán)控制部1100將來(lái)自主機(jī)1070的數(shù)據(jù)要求指令通知系統(tǒng)控制部1200，在系統(tǒng)控制部1200的控制下，將來(lái)自前端處理機(jī)1040的輸入信號(hào)解調(diào)取出所需數(shù)據(jù)，進(jìn)行糾錯(cuò)并將數(shù)據(jù)傳送至主機(jī)1070。
在圖1中粗線表示光盤(pán)1010所記錄的數(shù)據(jù)到達(dá)主機(jī)1070的流向，即光盤(pán)1010所記錄的數(shù)據(jù)通過(guò)待取單元1020、放大器1030、前端處理機(jī)1040、光盤(pán)控制部1100到達(dá)主機(jī)1070。
以下詳細(xì)說(shuō)明已有技術(shù)的光盤(pán)讀出裝置的光盤(pán)控制部1100。
圖2為已有技術(shù)的光盤(pán)控制部1100的構(gòu)成圖。
光盤(pán)控制部1100有第1存儲(chǔ)器1110、第2存儲(chǔ)器1120、第3存儲(chǔ)器1130、磁盤(pán)接口部1140、糾錯(cuò)部1150、主接口部1160、第1傳送部1170和第2傳送部1180。
圖2中的粗線表示來(lái)自前端處理機(jī)1040的輸入的數(shù)據(jù)到達(dá)主機(jī)1070的流向。
這里，磁盤(pán)接口部1140解調(diào)來(lái)自前端處理機(jī)1040的輸入信號(hào)，取出必要的數(shù)據(jù)，存儲(chǔ)在第1存儲(chǔ)器內(nèi)。
糾錯(cuò)部1150通過(guò)磁盤(pán)接口部1140對(duì)第1存儲(chǔ)器所存儲(chǔ)的規(guī)定字節(jié)的數(shù)據(jù)根據(jù)需要校正數(shù)據(jù)進(jìn)行糾錯(cuò)運(yùn)算處理，這里，前述的規(guī)定字節(jié)數(shù)是構(gòu)成糾錯(cuò)處理的處理單位—字組的數(shù)據(jù)數(shù)，以下將這一規(guī)定的字節(jié)數(shù)的數(shù)據(jù)稱為1個(gè)字組。關(guān)于糾錯(cuò)部1150的糾錯(cuò)處理，以后進(jìn)一步詳細(xì)說(shuō)明。
另外，第1傳送部1170，當(dāng)糾錯(cuò)部1150進(jìn)行糾錯(cuò)運(yùn)算處理后將第1存儲(chǔ)器內(nèi)的數(shù)據(jù)傳送至第2存儲(chǔ)器內(nèi)。
第1存儲(chǔ)器1110的容量為1兆位，內(nèi)部有3個(gè)區(qū)可以存儲(chǔ)1個(gè)字組的數(shù)據(jù)。
磁盤(pán)接口部1140、糾錯(cuò)部1150、第1傳送部1170由于各自獨(dú)立運(yùn)行，在某一期間上述的3個(gè)區(qū)的各個(gè)區(qū)可以由磁盤(pán)接口部1140、糾錯(cuò)部1150、第1傳送部1170中的一個(gè)存取，另外，由磁盤(pán)接口部1140所存取的區(qū)，在下一個(gè)一定期間內(nèi)由糾錯(cuò)部1150存取，由糾錯(cuò)部1150存取的區(qū)在下一個(gè)一定期間內(nèi)由第1傳送部1170存取，第1傳送部1170所存取的區(qū)在下一個(gè)一定期間內(nèi)由磁盤(pán)接口部1140存取。
也就是如若著眼于第1存儲(chǔ)器整體的存取，那么第1存儲(chǔ)器便可從磁盤(pán)接口部1140、糾錯(cuò)部1150、第1傳送部1170的3個(gè)系統(tǒng)同時(shí)存取。這樣，第1存儲(chǔ)器1110同時(shí)可以從3個(gè)系統(tǒng)存取。
另外，如若著眼于1個(gè)字組的數(shù)據(jù)，由磁盤(pán)接口部1140存儲(chǔ)在第1存儲(chǔ)器1110上的數(shù)據(jù)，通過(guò)下面的糾錯(cuò)部1150進(jìn)行糾錯(cuò)運(yùn)算處理，然后由第1傳送部1170傳送至第2存儲(chǔ)器。
第2存儲(chǔ)器1120由于存儲(chǔ)著第1傳送部1170傳送的數(shù)據(jù)，所存儲(chǔ)的數(shù)據(jù)由第2傳送部1180隨時(shí)傳送至第3存儲(chǔ)器。
第3存儲(chǔ)器1130是4兆位容量的存儲(chǔ)器，可以存儲(chǔ)15個(gè)字組的數(shù)據(jù)，此第3存儲(chǔ)器1130將從光盤(pán)讀出的數(shù)據(jù)經(jīng)第1存儲(chǔ)器、第2存儲(chǔ)器，最終存儲(chǔ)起來(lái)。
主接口部1160將來(lái)自主機(jī)1070的數(shù)據(jù)要求指令傳送給系統(tǒng)控制部1200，另外，接受系統(tǒng)控制部1200的指示，將第3存儲(chǔ)器所存儲(chǔ)的數(shù)據(jù)傳送至主機(jī)。
系統(tǒng)控制部1200管理第3存儲(chǔ)器所存儲(chǔ)的數(shù)據(jù)，當(dāng)主機(jī)1070要求第3存儲(chǔ)器1130不存儲(chǔ)數(shù)據(jù)時(shí)，通過(guò)伺服控制器1060驅(qū)動(dòng)旋轉(zhuǎn)電機(jī)1050、其結(jié)果是、第3存儲(chǔ)器1130所執(zhí)行的數(shù)據(jù)通過(guò)控制主接口部1160傳送至計(jì)算機(jī)，另外，當(dāng)主機(jī)1070已經(jīng)要求第3存儲(chǔ)器1130存儲(chǔ)數(shù)據(jù)時(shí)，系統(tǒng)控制部1200通過(guò)伺服控制器1060不驅(qū)動(dòng)旋轉(zhuǎn)電機(jī)1050、控制主接口部1160將第3存儲(chǔ)器1130中的數(shù)據(jù)傳送至主機(jī)。
這樣，已有技術(shù)的光盤(pán)控制部1100大致分為以第1存儲(chǔ)器1110為中心的數(shù)據(jù)部分和糾錯(cuò)處理部分以及以第3存儲(chǔ)器1130為中心的數(shù)據(jù)傳送至主機(jī)處理的部分2種，作為這些處理之間的連接的FIFO緩沖器由第2存儲(chǔ)器1120構(gòu)成。
也就是磁盤(pán)接口部1140盡管前端處理機(jī)1040的輸入數(shù)據(jù)的傳送速度是低速的，可是在主接口部1160輸出至主機(jī)的數(shù)據(jù)傳輸速度，為了不使主機(jī)的處理遲延而要求高速，因此已有技術(shù)的光盤(pán)控制部1100設(shè)置低速處理部分和高速處理部分，在這些處理之間通過(guò)緩沖器連接構(gòu)成。
<糾錯(cuò)部>
以下進(jìn)一步詳細(xì)說(shuō)明上述的已有技術(shù)的光盤(pán)讀出裝置1000的光盤(pán)控制部1100內(nèi)的糾錯(cuò)部1150。
首先說(shuō)明糾錯(cuò)部1150進(jìn)行的糾錯(cuò)。
光盤(pán)等記錄的數(shù)字?jǐn)?shù)據(jù)的存儲(chǔ)媒體因?yàn)橛涗浢芏确浅８?，所以媒體上的小的損傷、污損和塵埃等導(dǎo)致發(fā)生數(shù)據(jù)誤差的可能性很大，從而光盤(pán)等的讀出裝置有可能讀出的數(shù)據(jù)不正確。
為防止這種狀況，在存儲(chǔ)媒體上記錄數(shù)據(jù)時(shí)，在數(shù)據(jù)上加糾錯(cuò)碼，就讀出存儲(chǔ)媒體的裝置而言，利用這種糾錯(cuò)碼撿出錯(cuò)誤的數(shù)據(jù)，進(jìn)行糾錯(cuò)處理使其成為正確的數(shù)據(jù)，糾錯(cuò)處理用的符號(hào)，例如使用糾錯(cuò)能力強(qiáng)的所羅門(mén)碼。
圖3為糾錯(cuò)符號(hào)的例子。
該圖示出了將2個(gè)符號(hào)組合制作的符號(hào)是最基本的一積碼。
對(duì)n1×n2字節(jié)的信息數(shù)據(jù)1311，在C1方向加k1字節(jié)的奇偶數(shù)據(jù)，在c2方向加k2字節(jié)的奇偶數(shù)據(jù)，另外，對(duì)c1奇偶數(shù)據(jù)在c2方向加k2字節(jié)的奇偶數(shù)據(jù)。
即對(duì)信息數(shù)據(jù)1311，附加有k1×n2字節(jié)的奇偶數(shù)據(jù)1312、n1×k2字節(jié)的奇偶數(shù)據(jù)1313、k1×k2字節(jié)的奇偶數(shù)據(jù)1314，這些(n1+k1)×(n2+k2)字節(jié)的數(shù)據(jù)構(gòu)成糾錯(cuò)處理的單位—1個(gè)字組。
圖3所示為積碼的糾錯(cuò)處理，例如最初第1行(n1字節(jié))的信息數(shù)據(jù)，利用c1方向的奇偶數(shù)據(jù)(k1字節(jié))進(jìn)行糾錯(cuò)，從第2行(n2+k2)到最后1行也同樣進(jìn)行糾錯(cuò)，這雖然可以糾正某種程度的錯(cuò)誤，可是為提高信息的準(zhǔn)確性，進(jìn)而應(yīng)利用c2方向的奇偶數(shù)據(jù)對(duì)第1豎行(n2字節(jié))進(jìn)行糾錯(cuò)，從第2豎行(n1+k1)到最后也同樣可以進(jìn)行糾錯(cuò)，另外，還可以利用c1方向進(jìn)行糾錯(cuò)，以便更進(jìn)一步提高信息的準(zhǔn)確性。
例如利用c1方向的奇偶數(shù)據(jù)就第1行的信息數(shù)據(jù)的糾錯(cuò)運(yùn)算按以下順序進(jìn)行。
(1)用第1行的信息數(shù)據(jù)和奇偶數(shù)據(jù)計(jì)算出錯(cuò)率，當(dāng)多元出錯(cuò)率為0時(shí)，即出錯(cuò)的所有成分為0時(shí)，可以判斷為無(wú)錯(cuò)。
(2)以出錯(cuò)率為基礎(chǔ)求錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式，作為這種計(jì)算方法有歐幾里德等方法。
(3)求錯(cuò)誤位置多項(xiàng)式的根，這種計(jì)算方法公知的有鏈?zhǔn)綑z索方法等。
(4)求誤差值，將錯(cuò)誤位置中的信息數(shù)據(jù)值與前述的誤差值按位加進(jìn)行校正。
以下說(shuō)明糾錯(cuò)部1150的構(gòu)成。
糾錯(cuò)部1150包括出錯(cuò)計(jì)算電路1151、歐幾里德計(jì)算電路1152、鏈?zhǔn)接?jì)算電路1153和錯(cuò)誤數(shù)據(jù)校正電路1154。
出錯(cuò)計(jì)算電路1151是前述(1)順序的處理電路，歐幾里德計(jì)算電路1152是前述(2)順序的處理電路，鏈?zhǔn)接?jì)算電路1153是前述(3)順序的處理電路，錯(cuò)誤數(shù)據(jù)校正電路1154是前述(4)順序的處理電路，這些電路各各同步并行處理，即以流水線方式依次處理。
圖中的粗線表示第1存儲(chǔ)器1110的數(shù)據(jù)流向。
出錯(cuò)計(jì)算電路1151取得第1存儲(chǔ)器1110所存儲(chǔ)的數(shù)據(jù)，將計(jì)算結(jié)果轉(zhuǎn)交給歐幾里德計(jì)算電路1152，歐幾里德計(jì)算電路1152將計(jì)算結(jié)果轉(zhuǎn)交給鏈?zhǔn)接?jì)算電路1153，鏈?zhǔn)接?jì)算電路1153將計(jì)算結(jié)果轉(zhuǎn)交給錯(cuò)誤數(shù)據(jù)校正電路1154，錯(cuò)誤數(shù)據(jù)校正電路1154求誤差值，參照第1存儲(chǔ)器內(nèi)的錯(cuò)誤位置中的信息數(shù)據(jù)，計(jì)算求出的誤差值與按位加，更新第1存儲(chǔ)器1110內(nèi)的信息數(shù)據(jù)。
圖5為已有技術(shù)的糾錯(cuò)部1150的并行處理格式。
圖中編碼的數(shù)據(jù)串，例如上述的c1方向的奇偶數(shù)據(jù)加1行的信息數(shù)據(jù)，用No.1、No2等表示，各各的數(shù)據(jù)串是字組編碼的一個(gè)代碼字(Cadeword)，此代碼字通過(guò)信道被接收時(shí)、也稱接收字(Received Word)，這里的字組編碼是1行的數(shù)據(jù)等匯集一起的數(shù)據(jù)的編碼，與其他1行的數(shù)據(jù)等的匯集一起的數(shù)據(jù)的編碼稱為獨(dú)立進(jìn)行的編碼，在這里，將讀出待取單元1020等的光盤(pán)通路稱為信道。
另外。同圖中各處理所需時(shí)間用粗線長(zhǎng)度表示。
正如同圖所示，出錯(cuò)計(jì)算電路1151在時(shí)間t4計(jì)算No.4的數(shù)據(jù)串，在時(shí)間t5計(jì)算No.5的數(shù)據(jù)串，在不同的時(shí)間處理不同的數(shù)據(jù)串，時(shí)間t4，歐幾里德計(jì)算電路1152處理No.3的數(shù)據(jù)串，鏈?zhǔn)接?jì)算電路1153處理No.2的數(shù)據(jù)串，錯(cuò)誤數(shù)據(jù)校正電路1154處理No.1的數(shù)據(jù)串。
這樣，4個(gè)電路為實(shí)現(xiàn)以流水線方式依次處理，在t1、t2等時(shí)間與4個(gè)電路中最長(zhǎng)的處理時(shí)間相一致。
正如同圖中用粗線所表示的，實(shí)際上各電路的處理時(shí)間因?yàn)椴幌嗤?，為?shí)現(xiàn)以流水線方式依次處理，故設(shè)置電路等待時(shí)間進(jìn)行調(diào)整，而且，一般來(lái)講，歐幾里德計(jì)算的計(jì)算量最大，反之，出錯(cuò)計(jì)算、鏈?zhǔn)接?jì)算、錯(cuò)誤數(shù)據(jù)校正的各自計(jì)算量少。
以上作為已有技術(shù)的數(shù)據(jù)輸入輸出裝置的例子，說(shuō)明了光盤(pán)讀出裝置，但此光盤(pán)讀出裝置有以下問(wèn)題。
首先，光盤(pán)控制部1100的第1存儲(chǔ)器和第3存儲(chǔ)器雖然可存儲(chǔ)相同內(nèi)容，可是數(shù)據(jù)輸入中的數(shù)據(jù)傳送速度與數(shù)據(jù)輸出中的數(shù)據(jù)傳送速度不同，輸入數(shù)據(jù)的運(yùn)算處理機(jī)構(gòu)與高速數(shù)據(jù)輸出處理機(jī)構(gòu)的整體化，使存儲(chǔ)器存取控制復(fù)雜，及其他理由而采用別的存儲(chǔ)器，在這種情況下，不希望在裝置內(nèi)設(shè)置象第1存儲(chǔ)器那樣的無(wú)用的存儲(chǔ)器。
其次，糾錯(cuò)部1150為進(jìn)行4個(gè)電路的以流水線方式依次處理，4個(gè)電路中處理最慢的電路的以外的電路發(fā)生等待時(shí)間。
最近，家電產(chǎn)品、信息機(jī)器等在要求進(jìn)一步小型化、高性能化的狀況下，存在上述那樣的無(wú)用存儲(chǔ)器和無(wú)效的等待時(shí)間是個(gè)特別值得注意的問(wèn)題，因?yàn)橄速M(fèi)直接、間接地與小型化、高性能化有關(guān)。
本發(fā)明的第1目的是提供的數(shù)據(jù)輸入輸出裝置，不需要各自具有以第1規(guī)定的傳送速度存儲(chǔ)輸入的數(shù)據(jù)的存儲(chǔ)器和以第2規(guī)定的傳送速度存儲(chǔ)輸出數(shù)據(jù)的存儲(chǔ)器。
本發(fā)明的第2目的是提供的數(shù)據(jù)輸入輸出裝置，是對(duì)輸入的數(shù)據(jù)進(jìn)行糾錯(cuò)處理輸出數(shù)據(jù)的數(shù)據(jù)輸入輸出裝置，可以及時(shí)進(jìn)行糾錯(cuò)處理。
為達(dá)到第1目的，本發(fā)明的特征是接收外部第1裝置的數(shù)據(jù)經(jīng)過(guò)運(yùn)算輸出至外部第2裝置的數(shù)據(jù)輸入輸出裝置，繼續(xù)接收第1裝置的數(shù)據(jù)的輸入手段和給定的數(shù)據(jù)進(jìn)行運(yùn)算的運(yùn)算手段，將數(shù)據(jù)輸出至第2裝置的輸出手段，存儲(chǔ)數(shù)據(jù)的一個(gè)存儲(chǔ)器，和連接上述輸入手段、上述運(yùn)算手段、上述輸出手段和上述存儲(chǔ)器的總線即一個(gè)存儲(chǔ)總線，上述輸入手段作為傳送基礎(chǔ)，上述存儲(chǔ)器作為傳送地的第1DMA傳送的第1數(shù)據(jù)傳送手段、當(dāng)上述第1數(shù)據(jù)傳送手段的第1字節(jié)的第1DMA傳送終了時(shí)，第1DMA傳送的數(shù)據(jù)存儲(chǔ)在上述存儲(chǔ)器中的區(qū)作為傳送基礎(chǔ)，上述運(yùn)算手段作為傳送地，設(shè)定給上述運(yùn)算手段的運(yùn)算數(shù)據(jù)進(jìn)行第2DMA傳送的第2數(shù)據(jù)傳送手段，當(dāng)上述運(yùn)算手段的第1字節(jié)的數(shù)據(jù)運(yùn)算終了時(shí)，該數(shù)據(jù)被存儲(chǔ)在上述存儲(chǔ)器中的區(qū)作為傳送基礎(chǔ)，上述輸出手段作為傳送地的第3DMA傳送的第3數(shù)據(jù)傳送手段，上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段和上述第3數(shù)據(jù)傳送手段具有排他的實(shí)行數(shù)據(jù)傳送控制的數(shù)據(jù)傳送控制手段，上述數(shù)據(jù)輸入輸出裝置中的上述輸入手段、上述運(yùn)算手段和上述輸出手段并行實(shí)現(xiàn)各自的操作。
上述的構(gòu)成使數(shù)據(jù)輸入輸出裝置可以實(shí)現(xiàn)利用數(shù)據(jù)傳送控制手段排他地實(shí)行第1DMA傳送、第2DMA傳送和第3DMA傳送，繼續(xù)接收輸入數(shù)據(jù)，在對(duì)該數(shù)據(jù)進(jìn)行運(yùn)算后，對(duì)該數(shù)據(jù)輸出的一系列的處理只使用一個(gè)存儲(chǔ)器。
另外，上述數(shù)據(jù)傳送控制手段，當(dāng)?shù)?字節(jié)的數(shù)據(jù)需要第1DMA傳送、第2DMA傳送或第3DMA傳送時(shí)，上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或第3數(shù)據(jù)傳送手段需要其進(jìn)行數(shù)據(jù)傳送，以使第2字節(jié)的數(shù)據(jù)連續(xù)傳送，關(guān)于第1DMA傳送、第2DMA傳送或第3DMA傳送中的多數(shù)需要竟態(tài)爭(zhēng)用數(shù)據(jù)傳送時(shí)，上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或上述第3數(shù)據(jù)傳送手段，根據(jù)需要在數(shù)據(jù)傳送過(guò)程中按規(guī)定的優(yōu)先級(jí)來(lái)確定，也可以使第2字節(jié)的數(shù)據(jù)連續(xù)傳送。
上述構(gòu)成是根據(jù)優(yōu)先級(jí)控制存儲(chǔ)存取的，對(duì)上述數(shù)據(jù)輸入輸出裝置由外部裝置所傳送的數(shù)據(jù)速度和接收該數(shù)據(jù)輸入輸出裝置的數(shù)據(jù)的外部裝置要求的傳送速度，根據(jù)標(biāo)準(zhǔn)在規(guī)定一定的速度時(shí)，按這些傳送速度的要求，可以進(jìn)行控制，即根據(jù)這種構(gòu)成，通過(guò)設(shè)定方的優(yōu)先級(jí)，傳送速度可以適應(yīng)所需的數(shù)據(jù)傳送要求。
另外，通過(guò)上述構(gòu)成為使第2字節(jié)數(shù)一起進(jìn)行數(shù)據(jù)傳送，可提高換算為每一數(shù)據(jù)的存儲(chǔ)存取速度，容易適應(yīng)上述數(shù)據(jù)的傳送速度的要求。
另外，上述存儲(chǔ)器是動(dòng)態(tài)存儲(chǔ)，第2字節(jié)數(shù)當(dāng)上述存儲(chǔ)器作為傳送地或作為傳送基礎(chǔ)，連續(xù)DMA傳送第2字節(jié)數(shù)的數(shù)據(jù)時(shí)，每1字節(jié)所需的存儲(chǔ)存取時(shí)間為t秒，上述輸入手段接收第1裝置的數(shù)據(jù)的平均傳送速度為V字節(jié)/秒，就某數(shù)據(jù)而言，第2DMA傳送所需次數(shù)為n時(shí)，也可以滿足tv(n+2)＜1所規(guī)定的數(shù)據(jù)。
利用上述構(gòu)成，數(shù)據(jù)輸入輸出裝置即使連續(xù)地?cái)?shù)據(jù)輸入，存儲(chǔ)器也不溢出。
另外，上述輸入手段有第1FIFO，以便暫存來(lái)自第1裝置的數(shù)據(jù)，上述輸出手段有第2FIFO，以便暫存輸出至第2裝置的數(shù)據(jù)，上述第1數(shù)據(jù)傳送手段將上述輸入手段中的第1FIFO作為第1DMA傳送的傳送基礎(chǔ)，上述第3數(shù)據(jù)傳送手段將上述輸出手段中的第2FIFO作為第3DMA傳送的傳送地，當(dāng)?shù)?FIFO存儲(chǔ)第2字節(jié)數(shù)的數(shù)據(jù)時(shí)，必須第1DMA傳送，當(dāng)上述運(yùn)算手段的運(yùn)算終了，在上述存儲(chǔ)器中存在第2字節(jié)數(shù)的數(shù)據(jù)時(shí)，當(dāng)?shù)?FIFO內(nèi)第2字節(jié)數(shù)的數(shù)據(jù)發(fā)生空白時(shí)，必須第3DMA傳送。
上述構(gòu)成為傳送某一數(shù)據(jù)，通過(guò)存儲(chǔ)存取等，當(dāng)?shù)?DMA傳送或第3DMA傳送不能立即適應(yīng)需要時(shí)，通過(guò)FIFO可以防止接收輸入數(shù)據(jù)的損失和輸出的數(shù)據(jù)的中斷，即對(duì)數(shù)據(jù)輸入輸出裝置在繼續(xù)傳送外部裝置的數(shù)據(jù)情況下，數(shù)據(jù)輸入輸出裝置可以確保接收該數(shù)據(jù)輸入輸出裝置的數(shù)據(jù)的外部裝置要求的數(shù)據(jù)的傳送速度。
另外，上述優(yōu)先級(jí)最高級(jí)為上述第1數(shù)據(jù)傳送手段的第1DMA傳送，上述數(shù)據(jù)傳送控制手段當(dāng)需要上述第1DMA傳送時(shí)，上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或上述第3數(shù)據(jù)傳送手段中的任何一個(gè)已經(jīng)實(shí)行了DMA傳送，實(shí)行中的第2字節(jié)數(shù)的DMA傳送終了后，上述第1數(shù)據(jù)傳送手段執(zhí)行第1DMA傳送，當(dāng)需要上述第1DMA傳送時(shí)，上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或上述第3數(shù)據(jù)傳送手段中的任何一個(gè)已經(jīng)不實(shí)行DMA傳送，上述第1數(shù)據(jù)傳送手段立即實(shí)行第1DMA傳送，第2字節(jié)數(shù)使第1FIFO的容量為m字節(jié)，上述存儲(chǔ)器作為傳送地或傳送基礎(chǔ)，當(dāng)?shù)?字節(jié)數(shù)的數(shù)據(jù)連續(xù)DMA傳送時(shí)，存儲(chǔ)存取所需時(shí)間為T(mén)秒，當(dāng)上述輸入手段接收第1裝置的數(shù)據(jù)的平均傳送速度為V字節(jié)/秒時(shí)，也可以滿足m/v＞T所規(guī)定的數(shù)值。
通過(guò)以上構(gòu)成，數(shù)據(jù)輸入輸出裝置可實(shí)現(xiàn)連續(xù)傳送數(shù)據(jù)并立刻存儲(chǔ)在存儲(chǔ)器中，接收的數(shù)據(jù)沒(méi)有損失。
另外，關(guān)于上述優(yōu)先級(jí)，上述第1數(shù)據(jù)傳送手段和上述第3數(shù)據(jù)傳送手段的DMA傳送比上述第2數(shù)據(jù)傳送手段的第2DMA傳送的低，上述數(shù)據(jù)傳送控制手段只要第1DMA傳送需要和不需要第3DMA傳送時(shí)，也可以讓第2數(shù)據(jù)傳送手段實(shí)行第2DMA傳送。
通過(guò)上述構(gòu)成，數(shù)據(jù)輸入輸出裝置可實(shí)現(xiàn)運(yùn)算處理的DMA傳送在從輸入手段至存儲(chǔ)器的DMA傳送和從存儲(chǔ)器至輸出手段的DMA傳送的間隔內(nèi)進(jìn)行，因此數(shù)據(jù)輸入和數(shù)據(jù)輸出的雙方數(shù)據(jù)傳送速度能夠適應(yīng)所規(guī)定的場(chǎng)合。
另外，上述輸入手段在接收第1裝置的數(shù)據(jù)中含有糾錯(cuò)符號(hào)，上述運(yùn)算是糾錯(cuò)，上述運(yùn)算手段為進(jìn)行上述糾錯(cuò)對(duì)上述存儲(chǔ)器存取，根據(jù)上述糾錯(cuò)符號(hào)參照和更新上述存儲(chǔ)器中所存儲(chǔ)的數(shù)據(jù)，上述數(shù)據(jù)傳送控制手段，只要在上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段和上述第3數(shù)據(jù)傳送手段沒(méi)有實(shí)行數(shù)據(jù)傳送期間也可以允許上述運(yùn)算手段為糾錯(cuò)對(duì)上述存儲(chǔ)器存取。
上述的構(gòu)成使得數(shù)據(jù)輸入輸出裝置實(shí)現(xiàn)了輸入的數(shù)據(jù)的糾錯(cuò)輸出。
另外，上述第1裝置是讀出光盤(pán)數(shù)據(jù)的裝置，上述光盤(pán)存儲(chǔ)著超過(guò)第2字節(jié)數(shù)的、通過(guò)每一第3字節(jié)數(shù)的積碼來(lái)編碼的數(shù)據(jù)，上述存儲(chǔ)器也可以采用第3字節(jié)數(shù)的2倍以上的規(guī)模。
上述構(gòu)成使得數(shù)據(jù)輸入輸出裝置實(shí)現(xiàn)了從光盤(pán)讀出的數(shù)據(jù)糾錯(cuò)后輸出。
另外，上述運(yùn)算手段當(dāng)?shù)?字節(jié)數(shù)的數(shù)據(jù)被給定時(shí)，有出錯(cuò)計(jì)算部，以便連續(xù)多次對(duì)該數(shù)據(jù)算出錯(cuò)誤的出錯(cuò)計(jì)算處理，可以存儲(chǔ)多個(gè)錯(cuò)誤的隊(duì)列即出錯(cuò)存儲(chǔ)隊(duì)列，上述出錯(cuò)計(jì)算部算出的出錯(cuò)被存儲(chǔ)在上述出錯(cuò)存儲(chǔ)隊(duì)列的出錯(cuò)存儲(chǔ)部，和有上述出錯(cuò)存儲(chǔ)隊(duì)列所存儲(chǔ)的錯(cuò)誤超過(guò)1小時(shí)，從該出錯(cuò)存儲(chǔ)隊(duì)列取出1個(gè)錯(cuò)誤，取出的該錯(cuò)誤只有不是0時(shí)，根據(jù)該錯(cuò)誤對(duì)應(yīng)該錯(cuò)誤校正數(shù)據(jù)錯(cuò)誤的校正部，上述運(yùn)算手段中的上述出錯(cuò)計(jì)算部和上述校正部也可以并行分別操作。
上述構(gòu)成使得數(shù)據(jù)輸入輸出裝置能實(shí)現(xiàn)由錯(cuò)誤計(jì)算以外的糾錯(cuò)處理和以獨(dú)立的運(yùn)行速度進(jìn)行錯(cuò)誤計(jì)算，因此象已有技術(shù)的糾錯(cuò)方式那樣，錯(cuò)誤計(jì)算的運(yùn)行速度與歐幾里德計(jì)算的運(yùn)行速度不必統(tǒng)一，可以使整體糾錯(cuò)的運(yùn)行速度高速化。
即通過(guò)出錯(cuò)計(jì)算和出錯(cuò)計(jì)算以外的糾錯(cuò)處理的并行運(yùn)作，使整個(gè)糾錯(cuò)所需時(shí)間大致與出錯(cuò)計(jì)算所需時(shí)間相等，數(shù)據(jù)輸入輸出裝置實(shí)現(xiàn)了高速糾錯(cuò)。
從而本發(fā)明通過(guò)上述構(gòu)成也達(dá)到了上述的第2目的，這樣，由于第1目的和第2目的都達(dá)到，數(shù)據(jù)輸入輸出裝置便成為小型高速化最佳的裝置。
另外，上述校正部包括多項(xiàng)式算出部，以便根據(jù)上述的錯(cuò)誤求出錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式，錯(cuò)誤位置算出部，以便求出上述多項(xiàng)式算出部求出的錯(cuò)誤位置多項(xiàng)式的根即錯(cuò)誤位置，上述多項(xiàng)式算出部求出的錯(cuò)誤數(shù)值多項(xiàng)式，根據(jù)上述錯(cuò)誤位置算出部求出的錯(cuò)誤位置求出錯(cuò)誤數(shù)值，根據(jù)這些來(lái)校正上述存儲(chǔ)器中的數(shù)據(jù)的數(shù)據(jù)校正部，上述錯(cuò)誤位置算出部與上述多項(xiàng)式算出部或數(shù)據(jù)校正部也可以并行操作。
上述構(gòu)成就出錯(cuò)計(jì)算以外的糾錯(cuò)處理而言，對(duì)某數(shù)據(jù)串的錯(cuò)誤位置的算出和對(duì)其他數(shù)據(jù)串錯(cuò)誤位置多項(xiàng)式及錯(cuò)誤數(shù)值多項(xiàng)式的算出可同時(shí)進(jìn)行，因此全部糾錯(cuò)所需時(shí)間更加接近于出錯(cuò)計(jì)算所需時(shí)間，使數(shù)據(jù)輸入輸出裝置實(shí)現(xiàn)了高速糾錯(cuò)。
另外，為達(dá)到上述第2目的，本發(fā)明的特征為具有出錯(cuò)計(jì)算手段，關(guān)于字組編碼的多接收字是各自連續(xù)進(jìn)行糾錯(cuò)的糾錯(cuò)裝置，逐次取得接收字，根據(jù)該接收字連續(xù)多次進(jìn)行算出對(duì)應(yīng)該接收字的出錯(cuò)率的出錯(cuò)計(jì)算處理，出錯(cuò)存儲(chǔ)手段，可以存儲(chǔ)多錯(cuò)誤的隊(duì)列即出錯(cuò)存儲(chǔ)隊(duì)列和上述出錯(cuò)計(jì)算手段算出的錯(cuò)誤存儲(chǔ)在上述出錯(cuò)存儲(chǔ)隊(duì)列內(nèi)，校正手段，當(dāng)上述出錯(cuò)存儲(chǔ)隊(duì)列存儲(chǔ)的錯(cuò)誤超過(guò)1個(gè)以上時(shí)，從該出錯(cuò)存儲(chǔ)隊(duì)列中取出1個(gè)出錯(cuò)，取出的該出錯(cuò)只有不是0時(shí)，根據(jù)該錯(cuò)誤校正對(duì)應(yīng)該錯(cuò)誤的接收字的錯(cuò)誤，上述糾錯(cuò)裝置中的上述出錯(cuò)計(jì)算手段和上述校正手段并行執(zhí)行各自的操作。
上述構(gòu)成為使出錯(cuò)計(jì)算由出錯(cuò)計(jì)算以外的糾錯(cuò)處理和以單獨(dú)的運(yùn)行速度進(jìn)行，象已有技術(shù)的糾錯(cuò)方式那樣，出錯(cuò)計(jì)算運(yùn)行速度不必與歐幾里德計(jì)算的運(yùn)行速度統(tǒng)一，即使同一數(shù)據(jù)串出錯(cuò)計(jì)算所需時(shí)間比歐幾里德計(jì)算所需時(shí)間長(zhǎng)，糾錯(cuò)裝置對(duì)全部糾錯(cuò)的運(yùn)行速度也可以實(shí)現(xiàn)高速化。
即因?yàn)椴⑿羞\(yùn)行出錯(cuò)計(jì)算和出錯(cuò)計(jì)算以外的糾錯(cuò)處理，所以全部糾錯(cuò)所需時(shí)間幾乎等于出錯(cuò)計(jì)算所需時(shí)間，從而糾錯(cuò)裝置實(shí)現(xiàn)了高速糾錯(cuò)。
另外，上述糾錯(cuò)裝置進(jìn)而具有接收字存儲(chǔ)手段，以便存儲(chǔ)上述出錯(cuò)計(jì)算手段取得的接收字，上述校正手段通過(guò)更新上述接收字存儲(chǔ)手段所存儲(chǔ)的接收字也可以進(jìn)行上述校正。
上述構(gòu)成使糾錯(cuò)裝置對(duì)存儲(chǔ)器所存儲(chǔ)的多數(shù)接收字高速進(jìn)行糾錯(cuò)。
另外，上述校正手段具有多項(xiàng)式算出手段，以便根據(jù)上述錯(cuò)誤求錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式；錯(cuò)誤位置算出手段，以便求出上述多項(xiàng)式算出手段求出的錯(cuò)誤位置多項(xiàng)式的根即錯(cuò)誤位置；數(shù)據(jù)校正手段，根據(jù)上述多項(xiàng)式算出手段求的錯(cuò)誤數(shù)值多項(xiàng)式和上述錯(cuò)誤位置算出手段求的錯(cuò)誤位置求錯(cuò)誤數(shù)值，根據(jù)這些校正上述接收字中的數(shù)據(jù)，上述錯(cuò)誤位置算出手段也可以與上述多項(xiàng)式算出手段或數(shù)據(jù)校正手段并行操作。
上述構(gòu)成在出錯(cuò)計(jì)算以外的糾錯(cuò)處理中，可同時(shí)進(jìn)行某數(shù)據(jù)串的錯(cuò)誤位置的算出和其他數(shù)據(jù)串錯(cuò)誤位置多項(xiàng)式及錯(cuò)誤數(shù)值多項(xiàng)式的算出，因此全部糾錯(cuò)所需時(shí)間更加接近于出錯(cuò)計(jì)算所需時(shí)間，糾錯(cuò)裝置實(shí)現(xiàn)了高速糾錯(cuò)。
圖1為已有技術(shù)的光盤(pán)讀出裝置的簡(jiǎn)要構(gòu)成圖。
圖2為已有技術(shù)的光盤(pán)控制部1100的構(gòu)成圖。
圖3為糾錯(cuò)符號(hào)的例子。
圖4為已有技術(shù)的糾錯(cuò)部1150的構(gòu)成圖。
圖5為已有技術(shù)的糾錯(cuò)部1150的并行處理的形式。
圖6為本發(fā)明的實(shí)施例的光盤(pán)讀出裝置的簡(jiǎn)要構(gòu)成圖。
圖7為光盤(pán)控制部2100的電路圖。
圖8為光盤(pán)控制部2100的數(shù)據(jù)流程圖。
圖9為光盤(pán)控制部2100的操作流程圖。
圖10為光盤(pán)控制部2100在處理多字組時(shí)的各部分操作的同步圖。
圖11為對(duì)存儲(chǔ)器2110內(nèi)部存取的概念圖。
圖12為存儲(chǔ)器管理信息的概念圖。
圖13為總線控制部2120的功能方框圖。
圖14為磁盤(pán)接口部2130部分操作的流程圖。
圖15為出錯(cuò)計(jì)算電路2140的部分操作流程圖。
圖16為主接口部2190的部分操作流程圖。
圖17為總線控制部2120的部分操作流程圖。
圖18為以存儲(chǔ)器2110為對(duì)象的數(shù)據(jù)傳送的同步例子。
圖19為糾錯(cuò)控制部功能方框圖。
圖20為糾錯(cuò)控制部的通常操作流程圖。
圖21為第2信道傳送終了中斷處理的流程圖。
圖22為鏈?zhǔn)接?jì)算終了中斷處理的流程圖。
圖23為糾錯(cuò)部2101的各部分操作同步例子。
圖24為利用出錯(cuò)計(jì)算和鏈?zhǔn)接?jì)算兩個(gè)程序由CPU2160運(yùn)行時(shí)的光盤(pán)控制部7100的構(gòu)成圖。
說(shuō)明本發(fā)明的數(shù)據(jù)輸入輸出裝置的實(shí)施例的光盤(pán)讀出裝置。
圖6為本發(fā)明的實(shí)施形式的光盤(pán)讀出裝置的簡(jiǎn)要構(gòu)成圖。
光盤(pán)讀出裝置2000用來(lái)讀出由光盤(pán)1010記錄的數(shù)據(jù)，讀出的數(shù)據(jù)糾錯(cuò)后傳送至主機(jī)1070的裝置，具有待取單元1020、放大器1030、前端處理機(jī)1040、光盤(pán)控制部2100、旋轉(zhuǎn)電機(jī)1050、伺服控制器1060和系統(tǒng)控制部2200。
而且本發(fā)明的實(shí)施例的光盤(pán)讀出裝置與已有技術(shù)的光盤(pán)讀出裝置相比只有光盤(pán)控制部2100和系統(tǒng)控制部2200不同，其他構(gòu)成部分相同，相同部分圖6和圖1用相同符號(hào)表示。
這里，光盤(pán)1010為DVD-ROM。
另外，系統(tǒng)控制部2200通過(guò)光盤(pán)控制部2100接收主機(jī)1070的數(shù)據(jù)要求指令，解釋指令，控制伺服控制器1060和光盤(pán)控制部2100，根據(jù)數(shù)據(jù)要求是微處理機(jī)實(shí)現(xiàn)該功能。
旋轉(zhuǎn)電機(jī)1050使光盤(pán)1010旋轉(zhuǎn)，伺服控制器1060在前端處理機(jī)1040的信息基礎(chǔ)上接收系統(tǒng)控制部2200的指示，控制旋轉(zhuǎn)電機(jī)1050的旋轉(zhuǎn)和待取單元1020的透鏡位置。
待取單元1020通過(guò)激光的反射光讀出光盤(pán)1010所記錄的數(shù)據(jù)并將其變?yōu)殡娦盘?hào)，放大器1030放大待取單元1020的輸出信號(hào)，輸出至前端處理機(jī)1040。
前端處理機(jī)1040根據(jù)輸入的信號(hào)，通過(guò)伺服控制器1060、旋轉(zhuǎn)電機(jī)1050和待取單元1020進(jìn)行反饋控制，將穩(wěn)定的信號(hào)輸出至具有均衡器、AGC、PLL等的光盤(pán)控制部2100。
光盤(pán)控制部2100將主機(jī)1070的數(shù)據(jù)要求指令通知系統(tǒng)控制部2200，在系統(tǒng)控制部2200的控制下，解調(diào)前端處理機(jī)1040的輸入信號(hào)，取出所需的數(shù)據(jù)進(jìn)行糾錯(cuò)，將數(shù)據(jù)傳送至主機(jī)1070，這里的光盤(pán)控制部2100的內(nèi)部構(gòu)成和內(nèi)部操作，與已有技術(shù)的光盤(pán)控制部1100不同。
圖6中粗線表示光盤(pán)1010所記錄的數(shù)據(jù)到達(dá)主機(jī)1070的流向，即光盤(pán)1010所記錄的數(shù)據(jù)通過(guò)待取單元1020、放大器1030、前端處理機(jī)1040、光盤(pán)控制部2100到達(dá)主機(jī)1070。
以下詳細(xì)說(shuō)明光盤(pán)控制部2100。
圖7為光盤(pán)控制部2100的電路圖。
如圖所示，光盤(pán)控制部2100備有存儲(chǔ)器2110、總線控制部2120、磁盤(pán)接口部2130、出錯(cuò)計(jì)算電路2140、鏈?zhǔn)接?jì)算電路2150、CPU2160、指令ROM2170、數(shù)據(jù)ROM2180和主接口部2190。
這里，存儲(chǔ)器2110是4兆位容量的動(dòng)態(tài)存儲(chǔ)器，可以存儲(chǔ)15字組的數(shù)據(jù)，而且存儲(chǔ)器2110再次需要已經(jīng)存儲(chǔ)的內(nèi)容，所謂磁盤(pán)高速緩沖存儲(chǔ)可以利用同樣大的容量，在本說(shuō)明中沒(méi)有特別涉及磁盤(pán)高速緩沖存儲(chǔ)器的利用。
另外，磁盤(pán)接口部2130解調(diào)前端處理機(jī)1040的輸入信號(hào)，取出所需的數(shù)據(jù)，通過(guò)總線控制部2120傳送至存儲(chǔ)器2110，并有暫存8字節(jié)以上規(guī)模的FIFO，以便將數(shù)據(jù)傳送至存儲(chǔ)器2110。
出錯(cuò)計(jì)算電路2140是上述(1)順序處理電路，存儲(chǔ)器2110所存儲(chǔ)的數(shù)據(jù)通過(guò)總線控制部2120取出進(jìn)行出錯(cuò)計(jì)算。
鏈?zhǔn)接?jì)算電路2150是上述(3)順序的處理電路，即將錯(cuò)誤位置多項(xiàng)式作為輸入，錯(cuò)誤位置多項(xiàng)式的根作為輸出。
CPU2160是控制光盤(pán)控制部2100的所有數(shù)據(jù)處理的，讀出指令ROM2170所存儲(chǔ)的程序，在執(zhí)行程序時(shí)，利用數(shù)據(jù)RAM2180作為存儲(chǔ)作業(yè)用數(shù)據(jù)的存儲(chǔ)器，另外，CPU2160作為糾錯(cuò)處理也可以進(jìn)行上述(2)順序和(4)順序的處理。
主接口部2190當(dāng)糾錯(cuò)后的存儲(chǔ)器2110中的數(shù)據(jù)通過(guò)總線控制部2120取出時(shí)，傳送至主機(jī)1070，有暫存8字節(jié)以上規(guī)模的FIFO，以便將數(shù)據(jù)傳送至主機(jī)1070。
另外，磁盤(pán)接口部2130、出錯(cuò)計(jì)算電路2140、鏈?zhǔn)接?jì)算電路2150和主接口部2190用同一總線連接。
總線控制部2120為能對(duì)存儲(chǔ)器2110存取，給予一個(gè)存儲(chǔ)器總成使用權(quán)的控制，也進(jìn)行其他總線使用權(quán)的控制，包括DMA控制器2122。
這里，DMA控制器2122能夠控制3個(gè)獨(dú)立的數(shù)據(jù)傳送，以下將各自數(shù)據(jù)的數(shù)據(jù)傳送控制部分別稱為DMA控制的第1通道、DMA控制的第2通道、DMA控制的第3通道，各自的數(shù)據(jù)傳送稱為第1通道的DMA傳送，第2通道的DMA傳送，第3通道的DMA傳送。
圖8為光盤(pán)控制部2100的數(shù)據(jù)流向。
由前端處理機(jī)1040的光盤(pán)控制部2100所輸入的數(shù)據(jù)通過(guò)磁盤(pán)接口部2130的總線控制部2120存儲(chǔ)在存儲(chǔ)器2110，存儲(chǔ)器2110所存儲(chǔ)的數(shù)據(jù)通過(guò)總線控制部2120傳送至糾錯(cuò)部2101，根據(jù)糾錯(cuò)的需要，通過(guò)糾錯(cuò)部2101的總線控制部2120更新存儲(chǔ)器2110的數(shù)據(jù)，糾錯(cuò)后的數(shù)據(jù)通過(guò)存儲(chǔ)器2110的總線控制部2120傳送至主接口部2190，從主接口部2190傳送至主機(jī)1070。
這里，糾錯(cuò)部2101由出錯(cuò)計(jì)算電路2140、鏈?zhǔn)接?jì)算電路2150、歐幾里德計(jì)算部2164和錯(cuò)誤數(shù)據(jù)校正部2168組成，如圖所示，通過(guò)總線控制部2120，出錯(cuò)計(jì)算電路2140和錯(cuò)誤數(shù)據(jù)校正部2168對(duì)存儲(chǔ)器2110存取。
而且歐幾里德計(jì)算部2164和錯(cuò)誤數(shù)據(jù)校正部2168是通過(guò)指令ROM 2170所存儲(chǔ)的程序和CPU 2160來(lái)實(shí)現(xiàn)功能處理的，歐幾里德計(jì)算部2164執(zhí)行上述(2)順序的處理，錯(cuò)誤數(shù)據(jù)校正部2168執(zhí)行上述(4)順序的處理。
從而糾錯(cuò)部2101的操作是出錯(cuò)計(jì)算電路2140取得存儲(chǔ)器2110中的數(shù)據(jù)，將出錯(cuò)計(jì)算結(jié)果參照歐幾里德計(jì)算部2164求錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式，歐幾里德計(jì)算部2164將計(jì)算結(jié)果送入鏈?zhǔn)接?jì)算電路2150，錯(cuò)誤數(shù)據(jù)校正部2168參照鏈?zhǔn)接?jì)算電路2150的計(jì)算結(jié)果的錯(cuò)誤位置和歐幾里德計(jì)算部2164的計(jì)算結(jié)果的錯(cuò)誤數(shù)值多項(xiàng)式，求錯(cuò)誤數(shù)值，通過(guò)更新存儲(chǔ)器2110內(nèi)的數(shù)據(jù)求出錯(cuò)誤數(shù)值和存儲(chǔ)器2110內(nèi)的數(shù)據(jù)的“異”。
以下簡(jiǎn)要說(shuō)明上述構(gòu)成的光盤(pán)讀出裝置2000的光盤(pán)控制部2100對(duì)存儲(chǔ)器2110的存取操作。
圖9為光盤(pán)控制部2100的操作簡(jiǎn)要流程圖。
光盤(pán)控制部2100接收主機(jī)1070的光盤(pán)讀出要求指令(步驟S3010)，接收的指令通過(guò)總線控制部2120傳送至系統(tǒng)控制部2200。
系統(tǒng)控制部2200通過(guò)上述指令得到應(yīng)讀出的光盤(pán)媒體上的地址和應(yīng)讀出的數(shù)據(jù)規(guī)模，據(jù)此伺控制器1060給與旋轉(zhuǎn)電機(jī)1050和待取單元1020的驅(qū)動(dòng)指示，并將數(shù)據(jù)規(guī)模通知CPU2160。
這里，要求讀出1字組的數(shù)據(jù)，1字組的數(shù)據(jù)如圖3所示為(n1+k1)×(n2+k2)字節(jié)的數(shù)據(jù)，即約為38kB字節(jié)的數(shù)據(jù)。
CPU2160將從磁盤(pán)接口部2130將存儲(chǔ)器2110的1字組的數(shù)據(jù)傳送指示給DMA控制的第1通道(步驟S3020)，即CPU2160將磁盤(pán)接口部2130的地址作為傳送基礎(chǔ)，將存儲(chǔ)器2110內(nèi)應(yīng)存儲(chǔ)的地址數(shù)據(jù)作為傳送地，將1字組作為傳送數(shù)據(jù)規(guī)模設(shè)定給DMA控制的第1通道。
對(duì)DMA控制的第1通道指示后，旋轉(zhuǎn)電機(jī)1050使光盤(pán)1010旋轉(zhuǎn)，通過(guò)待取單元1020和放大器1030，前端處理機(jī)1040獲得光盤(pán)1010的數(shù)據(jù)，將數(shù)據(jù)傳送至光盤(pán)控制部2100中的磁盤(pán)接口部2130。
磁盤(pán)接口部2130所傳送的數(shù)據(jù)通過(guò)磁盤(pán)接口部2130和總線控制部2120的控制傳送至存儲(chǔ)器2110(步驟S3030)，關(guān)于數(shù)據(jù)傳送的控制，以后詳細(xì)說(shuō)明。
CPU2160當(dāng)?shù)?通道的DMA傳送在1字組量的數(shù)據(jù)后，通過(guò)接收從DMA控制器2122到CPU的旨在傳送終了的中斷，判斷傳送終了(步驟3030，S3040)，將從存儲(chǔ)器2110到出錯(cuò)計(jì)算電路2140的數(shù)據(jù)傳送指示給DMA控制器的第2通道(步驟S3050)，出錯(cuò)計(jì)算電路2140接收計(jì)算1字組量的數(shù)據(jù)的每一個(gè)數(shù)據(jù)串(參照?qǐng)D3)，CPU2160將存儲(chǔ)器2110內(nèi)的一個(gè)數(shù)據(jù)串的地址作為傳送基礎(chǔ)，將出錯(cuò)計(jì)算電路2140的地址作為傳送地，將一個(gè)數(shù)據(jù)串的規(guī)模作為傳送數(shù)據(jù)規(guī)模設(shè)定給DMA控制的第2通道。
結(jié)果是，存儲(chǔ)器2110所存儲(chǔ)的1數(shù)據(jù)串的數(shù)據(jù)通過(guò)出錯(cuò)計(jì)算電路2140和總線控制部2120的控制，作為第2通道的DMA傳送，傳送至出錯(cuò)計(jì)算電路2140(步驟S3060、S3070)，出錯(cuò)計(jì)算電路2140接收1數(shù)據(jù)串的數(shù)據(jù)并進(jìn)行錯(cuò)誤計(jì)算。
通過(guò)第2通道的DMA傳送終了中斷的CPU檢測(cè)(步驟S3070)，基于出錯(cuò)計(jì)算電路的計(jì)算結(jié)果，CPU2160和鏈?zhǔn)接?jì)算電路2150進(jìn)行計(jì)算，根據(jù)需要CPU2160作為錯(cuò)誤數(shù)據(jù)校正部2168的功能處理，通過(guò)總線控制部2120更新存儲(chǔ)器2110的數(shù)據(jù)(步驟S3080)，而且在第2通道DMA傳送終了的CPU中斷時(shí)，通過(guò)出錯(cuò)計(jì)算電路2140終止出錯(cuò)的計(jì)算。
以后詳細(xì)說(shuō)明從出錯(cuò)計(jì)算到錯(cuò)誤數(shù)據(jù)校正的操作。
1數(shù)據(jù)串量的糾錯(cuò)處理終了后，其他數(shù)據(jù)串也通過(guò)從步驟S3050到步驟S3080的處理(步驟S3090)，1字組1次糾錯(cuò)終了后，進(jìn)行從步驟S3050到步驟S3090的處理，實(shí)施第2次糾錯(cuò)，同樣通過(guò)第3次糾錯(cuò)便完成了糾錯(cuò)(步驟S3100)。
這里，第1次糾錯(cuò)按圖3所示的C1方向進(jìn)行，第2次按C2方向，第3次再按C1方向進(jìn)行，即步驟S3080的錯(cuò)誤校正用C1方向的奇偶數(shù)據(jù)，從第1行開(kāi)始到(n2+k2)行反復(fù)進(jìn)行、然后用C2方向的奇偶數(shù)據(jù)，從第1豎行開(kāi)始到(n1+k1)豎行反復(fù)進(jìn)行，再次用C1方向的奇偶數(shù)據(jù)從第1行開(kāi)始到(n2+k2)行反復(fù)進(jìn)行(參照?qǐng)D3)。
當(dāng)1字組量的數(shù)據(jù)所有的糾錯(cuò)處理終了后，CPU2160將從存儲(chǔ)器2110到主接口部2190的數(shù)據(jù)傳送指示給DMA控制的第3通道(步驟S3110)，即CPU2160將存儲(chǔ)器2110中的糾錯(cuò)終了的1字組數(shù)據(jù)的地址作為傳送基礎(chǔ)，將主接口部2190的地址作為傳送地，將1字組量作為傳送數(shù)據(jù)規(guī)模設(shè)定給DMA控制的第3通道。
實(shí)際上，主接口部2190應(yīng)從存儲(chǔ)器2110中取出數(shù)據(jù)，是除奇偶數(shù)據(jù)外的信息數(shù)據(jù)，因此存儲(chǔ)信息數(shù)據(jù)的區(qū)和存儲(chǔ)奇偶數(shù)據(jù)的區(qū)作為其他的區(qū)，這是因?yàn)榇鎯?chǔ)奇偶數(shù)據(jù)的區(qū)在減少該區(qū)數(shù)時(shí)可以再利用。因此，信息數(shù)據(jù)存在在連續(xù)的地址中，奇偶數(shù)據(jù)存在在其他連續(xù)的地址中。從而，例如在第2信道的DMA傳送中，在存儲(chǔ)器2110中應(yīng)傳送的所有數(shù)據(jù)因?yàn)椴淮嬖谶B續(xù)地址內(nèi)，分幾次反復(fù)設(shè)定傳送基礎(chǔ)地址等，關(guān)于本實(shí)施例的說(shuō)明是以1字組傳送簡(jiǎn)要表示的。
從而，存儲(chǔ)器2110內(nèi)的1字組量的數(shù)據(jù)通過(guò)主接口部2190和總線控制部2120的控制作為第3通道的DMA傳送、傳送至主接口部2190(步驟S3120、S3130)，關(guān)于此數(shù)據(jù)傳送控制，以后詳細(xì)說(shuō)明。
DMA控制器2122當(dāng)?shù)?通道的DMA傳送終了時(shí)，利用中斷通知CPU2160。
以上著重說(shuō)明了光盤(pán)控制部2100操作概要的1字組量的數(shù)據(jù)。
圖10為光盤(pán)控制部2100處理多字組數(shù)據(jù)時(shí)的各部操作動(dòng)態(tài)圖。
另外，圖11為對(duì)存儲(chǔ)器2110的內(nèi)部存取的概念圖。
圖10中從第1字組到第4字組所示的為各自存儲(chǔ)器2110所存儲(chǔ)的1字組數(shù)據(jù)。
如圖10所示，關(guān)于任一字組的數(shù)據(jù)當(dāng)磁盤(pán)接口部2130的處理完了時(shí)，糾錯(cuò)部2101就開(kāi)始處理，當(dāng)糾錯(cuò)部2101的處理完了時(shí)，主接口部2190就開(kāi)始處理，但在某一時(shí)刻，磁盤(pán)接口部2130、糾錯(cuò)部2101和主接口部2190分別以其他字組的數(shù)據(jù)作為處理對(duì)象并行操作。
例如磁盤(pán)接口部2130在將第3字組的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器2110內(nèi)時(shí)，糾錯(cuò)部2101對(duì)存儲(chǔ)器2110存取，對(duì)第2字組的數(shù)據(jù)進(jìn)行糾錯(cuò)，主接口部2190從存儲(chǔ)器2110取出第1字組的數(shù)據(jù)。
這種狀態(tài)下對(duì)存儲(chǔ)器2110的存取如圖11所示，即磁盤(pán)接口部2130、糾錯(cuò)部2101和主接口部2190在某定時(shí)內(nèi)分別對(duì)存儲(chǔ)器2110中其他區(qū)存取。
而且圖10所示為大概時(shí)間的各種并行處理的情況，但在實(shí)際中對(duì)存儲(chǔ)器2110的存取路徑由只有一個(gè)，因此總線控制部2120以極精確的時(shí)間轉(zhuǎn)換磁盤(pán)接口部2130、糾錯(cuò)部2101和主接口部2190對(duì)存儲(chǔ)器的存取。
如果磁盤(pán)接口部2130將1字組量的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器2110所需時(shí)間，比主接口部2190從存儲(chǔ)器2110取出1字組量的數(shù)據(jù)所需時(shí)間長(zhǎng)的話，磁盤(pán)接口部2130的數(shù)據(jù)在一定間隔內(nèi)繼續(xù)存儲(chǔ)在存儲(chǔ)器2110時(shí)，在存儲(chǔ)器2110積存著來(lái)自磁盤(pán)接口部2130的數(shù)據(jù)，隨之可能產(chǎn)生數(shù)據(jù)溢出。
為避免此事，對(duì)從外部到磁盤(pán)接口部2130的1字組量的數(shù)據(jù)時(shí)間，比處理1字組的數(shù)據(jù)，必需的磁盤(pán)接口部2130、糾錯(cuò)部2101和主接口部2190的存儲(chǔ)存取的合計(jì)時(shí)間要短，為此存儲(chǔ)器2110的控制時(shí)鐘等是設(shè)定的。
在這里，關(guān)于CPU2160給定DMA控制器的存儲(chǔ)器2110中的地址進(jìn)行說(shuō)明。
CPU2160編制關(guān)于數(shù)據(jù)RAM2180內(nèi)的存儲(chǔ)器2110管理狀況的存儲(chǔ)器管理信息。
圖12為存儲(chǔ)器管理信息的概念圖。
如圖所示，存儲(chǔ)器管理信息是將存儲(chǔ)器2110內(nèi)的區(qū)分割為字組單位管理的，關(guān)于每個(gè)字組作為是否可以輸入、是否可以糾錯(cuò)和是否可以輸出3種狀態(tài)來(lái)管理。初始狀態(tài)所有字組都可以輸入。
這里，可以輸入表示可以存儲(chǔ)來(lái)自磁盤(pán)接口部2130的數(shù)據(jù)狀態(tài)，可以糾錯(cuò)指磁盤(pán)接口部2130的數(shù)據(jù)存儲(chǔ)完了階段，CPU2160在判斷上述步驟S3040傳送終了時(shí)，從可以輸入改變?yōu)榭梢约m錯(cuò)的狀態(tài)，另外，可以輸出是指糾錯(cuò)完了階段，當(dāng)CPU2160判斷上述步驟S3100糾錯(cuò)完了時(shí)，從可以糾錯(cuò)改變?yōu)榭梢暂敵鋈畱B(tài)，進(jìn)而，當(dāng)CPU2160判斷上述步驟S3130傳送終了時(shí)，從可以輸出改變?yōu)榭梢暂斎霠顟B(tài)。
從而，CPU2160參照存儲(chǔ)器管理信息，根據(jù)規(guī)定的運(yùn)算從字組號(hào)算出存儲(chǔ)器地址，將可以輸入的1個(gè)字組的地址作為傳送地給定DMA控制的第1通道，將可以糾錯(cuò)的字組地址作為傳送基礎(chǔ)給定DMA控制的第2通道，將可以輸出的字組地址作為傳送基礎(chǔ)給定DMA控制的第3通道。
以下詳細(xì)說(shuō)明上述磁盤(pán)接口部2130、糾錯(cuò)部2101和主接口部2190各自與存儲(chǔ)器2110之間的數(shù)據(jù)傳送。
圖13為總線控制部2120的功能方框圖。
圖中除總線控制部2120外，還示出了CPU2160、磁盤(pán)接口部2130、出錯(cuò)計(jì)算電路2140、主接口部2190。
總線控制部2120除上述的DMA控制器2122外，有總線調(diào)停部2121，另外，DMA控制器2122包括傳送控制信息存儲(chǔ)部2123和請(qǐng)求受理部2124。
這里，總線調(diào)停部2121接收CPU2160或DMA控制器2122的總線使用要求并給予總線使用權(quán)，CPU2160的總線使用要求中除錯(cuò)誤數(shù)據(jù)校正部2168的數(shù)據(jù)校正的存儲(chǔ)存取要求外，有出錯(cuò)計(jì)算電路2140的計(jì)算結(jié)果的讀出，至鏈?zhǔn)接?jì)算電路2150的數(shù)據(jù)傳送，鏈?zhǔn)接?jì)算電路2150的計(jì)算結(jié)果的讀出，而且出錯(cuò)計(jì)算電路2140的數(shù)據(jù)輸入地址和輸出計(jì)算結(jié)果的地址；鏈?zhǔn)接?jì)算電路2150的數(shù)據(jù)輸入的地址和輸出結(jié)果的地址；磁盤(pán)接口部2130的地址、主接口部2190的地址的信息事先存儲(chǔ)在指令ROM2170，CPU2160可以參考。
傳送控制信息存儲(chǔ)部2123存儲(chǔ)CPU2160給定的DMA傳送的傳送基礎(chǔ)和傳送地地址及傳送數(shù)據(jù)規(guī)模。
請(qǐng)求受理部2124受理磁盤(pán)接口部2130、出錯(cuò)計(jì)算電路2140、主接口部2190的傳送開(kāi)始要求。
這里用圖14～圖17說(shuō)明數(shù)據(jù)傳送的控制操作。
圖14為磁盤(pán)接口部2130的部分操作的流程圖。
磁盤(pán)接口部2130解調(diào)從前端處理機(jī)取得的數(shù)據(jù)，以規(guī)定的形式將數(shù)據(jù)存儲(chǔ)在FIFO，當(dāng)FIFO積存的數(shù)據(jù)超過(guò)8字節(jié)時(shí)(步驟S4010)，對(duì)DMA控制的第1通道發(fā)出請(qǐng)求(步驟S4020)，而且這種請(qǐng)求由請(qǐng)求受理部2124受理。
磁盤(pán)接口部2130以規(guī)定的傳送速度繼續(xù)輸入數(shù)據(jù)，磁盤(pán)接口部2130幾乎每隔一定的時(shí)間就進(jìn)行步驟S4020的請(qǐng)求。
圖15為出錯(cuò)計(jì)算電路2140的部分操作流程圖。
出錯(cuò)計(jì)算電路2140對(duì)請(qǐng)求管理部2124發(fā)出向DMA控制的第2通道的請(qǐng)求(步驟S4110)。
出錯(cuò)計(jì)算電路2140取得所傳送的數(shù)據(jù)(步驟S4120)，如不足8字節(jié)的數(shù)據(jù)，則反復(fù)取得數(shù)據(jù)(步驟S4130)，在取得8字節(jié)的數(shù)據(jù)階段中，再次對(duì)DMA控制的第2通道發(fā)出請(qǐng)求(步驟S4130、S4110)。
雖然圖中未示出，但關(guān)于步驟S4120取得的數(shù)據(jù)，出錯(cuò)計(jì)算電路2140與數(shù)據(jù)取得操作并行進(jìn)行出錯(cuò)計(jì)算。
圖16為主接口部2190的部分操作流程圖。
主接口部2190通過(guò)ATAPI接口連接至主機(jī)1070，從存儲(chǔ)器2110取出的數(shù)據(jù)存儲(chǔ)在FIFO，此FIFO所存儲(chǔ)的數(shù)據(jù)以規(guī)定的傳送速度通過(guò)ATAPI接口傳送至主機(jī)1070。
從而主接口部2190為保持規(guī)定的傳送速度，必須控制不使FIFO所存儲(chǔ)的數(shù)據(jù)不足，圖16為進(jìn)行的操作。
即主接口部2190當(dāng)FIFO內(nèi)超過(guò)8字節(jié)空白時(shí)，(步驟S4210)對(duì)請(qǐng)求受理部2124發(fā)出關(guān)于DMA控制的第3通道的請(qǐng)求(步驟S4220)。
圖17為總線控制部2120的部分操作流程圖。
總線控制部2120在磁盤(pán)接口部2130與存儲(chǔ)器2110之間的數(shù)據(jù)傳送和主接口部2190與存儲(chǔ)器2110之間的數(shù)據(jù)傳送，關(guān)于糾錯(cuò)處理的存儲(chǔ)存取分別調(diào)整優(yōu)先級(jí)，在這里，在磁盤(pán)接口部2130與存儲(chǔ)器2110之間的數(shù)據(jù)傳送優(yōu)先級(jí)最高，其次為在主接口部2190與存儲(chǔ)器2110之間的數(shù)據(jù)傳送的優(yōu)先級(jí)，至于糾錯(cuò)處理的存儲(chǔ)存取比前兩者的優(yōu)先級(jí)要低，這里，糾錯(cuò)處理的存儲(chǔ)存取是指從存儲(chǔ)器2110到出錯(cuò)計(jì)算電路2140的數(shù)據(jù)傳送和在CPU2160與存儲(chǔ)器2110之間的數(shù)據(jù)傳送。
總線調(diào)停部2121檢查請(qǐng)求受理部2124的受理的請(qǐng)求(步驟S4301)，總線調(diào)停部2121對(duì)步驟S4301檢查時(shí)的請(qǐng)求狀況作出對(duì)步驟S4310、S4330、S4350的判斷。
如果受理來(lái)自磁盤(pán)接口部2130的請(qǐng)求(步驟S4310)，總線調(diào)停部2121給以DMA控制的第1通道的總線使用權(quán)，總線調(diào)停部2121通過(guò)DMA控制器2122傳送(步驟S4320)從磁盤(pán)接口部2130到存儲(chǔ)器2110的8字節(jié)數(shù)據(jù)，此數(shù)據(jù)傳送是根據(jù)CPU2160給定的傳送控制信息存儲(chǔ)部2123存儲(chǔ)的傳送基礎(chǔ)、傳送地的信息進(jìn)行的，是上述的第1通道的DMA傳送。
總線調(diào)停部2121在上述的磁盤(pán)接口部2130沒(méi)有請(qǐng)求的狀況下，利用請(qǐng)求受理部2124受理主接口部2190的請(qǐng)求時(shí)(步驟S4330)，給以DMA控制的第3通道的總線使用權(quán)，總線控制部2120通過(guò)DMA控制器2122傳送(步驟S4340)從存儲(chǔ)器2110到主接口部2190的3字節(jié)數(shù)據(jù)，此數(shù)據(jù)傳送是第3通道的DMA傳送。
另外，總線調(diào)停部2121在上述磁盤(pán)部2130或主接口部2190沒(méi)有請(qǐng)求的狀況下，受理通過(guò)請(qǐng)求受理部2124來(lái)自出錯(cuò)計(jì)算電路2140的請(qǐng)求(步驟S4350)，給以DMA控制的第2通道的總線使用權(quán)，總線控制部2120通過(guò)DMA控制器2122傳送(步驟S4360)從存儲(chǔ)器2110到出錯(cuò)計(jì)算電路2140的8字節(jié)數(shù)據(jù)。
另外，總線調(diào)停部2121除出錯(cuò)計(jì)算電路2140的請(qǐng)求外，也受理作為錯(cuò)誤數(shù)據(jù)校正部2168的CPU2160的存儲(chǔ)存取要求，與受理上述出錯(cuò)電路2140的請(qǐng)求時(shí)同樣，只要磁盤(pán)接口部2130或主接口部2190沒(méi)有請(qǐng)求，就允許數(shù)據(jù)傳送使用總線，但總線調(diào)停部2121通過(guò)CPU2160的請(qǐng)求，優(yōu)先處理出錯(cuò)計(jì)算電路2140的請(qǐng)求，即作為錯(cuò)誤數(shù)據(jù)校正部2168的CPU2160的存儲(chǔ)存取只在其他存儲(chǔ)存取全沒(méi)有請(qǐng)求狀態(tài)下以1字節(jié)單位進(jìn)行，而且從第1通道至第3通道的DMA傳送的存儲(chǔ)器2110的存取，此錯(cuò)誤數(shù)據(jù)校正部2168對(duì)存儲(chǔ)器2110的存取頻度很低。
總線控制部進(jìn)行步驟S4320、S4340或S4360的操作后，再次檢查請(qǐng)求受理部2124受理的請(qǐng)求(步驟S4301)，反復(fù)按圖17所示的操作。
圖18為以存儲(chǔ)器2110為對(duì)象的數(shù)據(jù)傳送的同步例子。
圖中所述例子的磁盤(pán)接口部2130的FIFO以低的數(shù)據(jù)傳送速度從前端處理機(jī)1040繼續(xù)輸入數(shù)據(jù)，示出了從磁盤(pán)接口部2130到存儲(chǔ)器2110的8字節(jié)的數(shù)據(jù)傳送空出很大間隔的情況。
另外，該圖示出主接口部2190需要以高的數(shù)據(jù)傳送速度將數(shù)據(jù)傳送至主機(jī)，當(dāng)磁盤(pán)接口部沒(méi)有進(jìn)行傳送時(shí)，示出了從存儲(chǔ)器2110至主接口部2190的8字節(jié)數(shù)據(jù)傳送以某一高的頻度進(jìn)行的情況。
另外，該圖示出了優(yōu)先級(jí)比上述2個(gè)低的糾錯(cuò)用的數(shù)據(jù)傳送在上述2個(gè)數(shù)據(jù)傳送沒(méi)有進(jìn)行時(shí)的情況。
以下說(shuō)明將來(lái)自第1通道的第3通道的DMA傳送按每8字節(jié)分割的理由。
在DMA傳送的共享資源中，存儲(chǔ)器存取是最需要時(shí)間的，因此應(yīng)考慮怎樣調(diào)整存儲(chǔ)存取的爭(zhēng)用。
動(dòng)態(tài)存儲(chǔ)的存儲(chǔ)器2110通過(guò)RAS(row address strobe)和CAS(Columnaddress strobe)2個(gè)控制時(shí)鐘控制，RAS按規(guī)定利用頁(yè)式方式使CAS連續(xù)變化，以某一程度的統(tǒng)一單位進(jìn)行存儲(chǔ)存取，為提高每1字節(jié)的存取速度，DMA傳送應(yīng)進(jìn)行多字節(jié)傳送。
例如前端處理機(jī)1040傳送的數(shù)據(jù)平均傳送速度為v字節(jié)/秒、如上所述，糾錯(cuò)按C1方向、C2方向，再次C1方向進(jìn)行3次時(shí)，加上第2通道的這種3次的DMA傳送，第1通道的DMA傳送和第3通道的DMA傳送合計(jì)5次的DMA傳送成為1個(gè)數(shù)據(jù)，因此存儲(chǔ)存取每秒需要5v字節(jié)的數(shù)據(jù)，以某一程度統(tǒng)一的單位進(jìn)行存儲(chǔ)存取，每1字節(jié)的存儲(chǔ)存取時(shí)間為t秒時(shí)，在5vt的時(shí)間內(nèi)完成所有的存儲(chǔ)存取，在這種場(chǎng)合，5vt秒比1秒所需的要短，故以某程度多的單位進(jìn)行DMA傳送。
可是總線控制部2120為判斷每一規(guī)定字節(jié)數(shù)的數(shù)據(jù)的DMA傳送的請(qǐng)求(參照?qǐng)D17)，如果是進(jìn)行每一大的字節(jié)數(shù)的DMA傳送，以磁盤(pán)接口部2130和主接口部2190規(guī)定的速度，數(shù)據(jù)傳送電路的傳送請(qǐng)求，存在不能立即響應(yīng)的問(wèn)題。
例如數(shù)據(jù)由磁盤(pán)接口部2130的FIFO存儲(chǔ)，即使需要第1通道的DMA傳送，此時(shí)任一通道進(jìn)行DMA傳送的話，在規(guī)定的單位內(nèi)該DMA傳送直到終了前，第1通道的DMA傳送處于等待狀態(tài)。
這里，第1通道的DMA傳送的優(yōu)先級(jí)最高，與上述相同，前端處理機(jī)1040傳送的數(shù)據(jù)的平均傳送速度為v字節(jié)/秒，磁盤(pán)接口部2130的FIFO的容量為m字節(jié)，在上述規(guī)定的單位內(nèi)DMA傳送的存儲(chǔ)存取所需時(shí)間為T(mén)秒時(shí)，應(yīng)滿足m/v＞T，上述規(guī)定的單位必須小。
從而需要以適宜字節(jié)數(shù)為單位的數(shù)據(jù)傳送，關(guān)于本實(shí)施例，對(duì)照存儲(chǔ)器2110的控制時(shí)鐘速度等應(yīng)滿足上述條件，以8字節(jié)作為數(shù)據(jù)傳送單位。
正如以上所述，光盤(pán)控制部2100具有以總線控制部2120為中心的對(duì)存儲(chǔ)器2110的存取控制機(jī)構(gòu)，這樣，只有1個(gè)存儲(chǔ)器2110便可實(shí)現(xiàn)數(shù)據(jù)的輸入、該數(shù)據(jù)的糾錯(cuò)、糾錯(cuò)后數(shù)據(jù)的輸出等功能。
<糾錯(cuò)部>
以下進(jìn)一步詳細(xì)說(shuō)明上述光盤(pán)讀出裝置2000的光盤(pán)控制部2100內(nèi)的糾錯(cuò)部2101。
如上所述，糾錯(cuò)部2101由出錯(cuò)計(jì)算電路2164、鏈?zhǔn)接?jì)算電路2150、歐幾里德計(jì)算部2164和錯(cuò)誤數(shù)據(jù)校正部2168所組成，歐幾里德計(jì)算部2164和錯(cuò)誤數(shù)據(jù)校正部2168是通過(guò)指令ROM2170存儲(chǔ)程序和CPU2160來(lái)實(shí)現(xiàn)。
上述程序除進(jìn)行歐幾里德計(jì)算、錯(cuò)誤數(shù)據(jù)校正外，包括出錯(cuò)計(jì)算電路2140的出錯(cuò)計(jì)算結(jié)果，也進(jìn)行與鏈?zhǔn)接?jì)算電路2150的數(shù)據(jù)輸入輸出，以下將指令ROM2170所存儲(chǔ)的程序和利用CPU2160和數(shù)據(jù)RAM2180實(shí)現(xiàn)的糾錯(cuò)功能部分稱為糾錯(cuò)控制部。
圖19為糾錯(cuò)控制部功能方框圖。
糾錯(cuò)控制部有中斷受理部2161、控制部2162、出錯(cuò)計(jì)算結(jié)果寄存部2163、歐幾里德計(jì)算部2164、鏈?zhǔn)接?jì)算結(jié)果寄存部2165、出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166、鏈?zhǔn)接?jì)算起動(dòng)部2167、錯(cuò)誤數(shù)據(jù)校正部2168和數(shù)據(jù)輸入輸出部2169。
中斷受理部2161是受理對(duì)CPU2160的中斷的部分，控制部2162是控制指令ROM2170所存儲(chǔ)的程序的執(zhí)行部分。
另外，數(shù)據(jù)輸入輸出部2169是通過(guò)總線控制部2120處理其他電路與數(shù)據(jù)的部分，在CPU2160的寄存器與其他電路之間接受數(shù)據(jù)。
出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166是數(shù)據(jù)RAM2180的部分區(qū)，可以存儲(chǔ)10個(gè)出錯(cuò)計(jì)算結(jié)果。
出錯(cuò)計(jì)算結(jié)果寄存部2163具有將出錯(cuò)計(jì)算電路2140的出錯(cuò)計(jì)算結(jié)果，通過(guò)數(shù)據(jù)輸入輸出部2169存入出錯(cuò)計(jì)算存儲(chǔ)隊(duì)列區(qū)2166的功能。
歐幾里德計(jì)算部2164從出錯(cuò)計(jì)算結(jié)果隊(duì)列區(qū)2166取出1個(gè)量的出錯(cuò)計(jì)算結(jié)果的數(shù)據(jù)，根據(jù)此數(shù)據(jù)的需要，指示鏈?zhǔn)接?jì)算起動(dòng)部2167起動(dòng)鏈?zhǔn)接?jì)算電路2150，鏈?zhǔn)接?jì)算電路2150一旦給定數(shù)據(jù)，便開(kāi)始計(jì)算，在這里，鏈?zhǔn)接?jì)算電路的起動(dòng)稱為給定鏈?zhǔn)接?jì)算電路數(shù)據(jù)。
鏈?zhǔn)接?jì)算起動(dòng)部2167根據(jù)歐幾里德計(jì)算部2164的指示，通過(guò)數(shù)據(jù)輸入輸出部2169將歐幾里德計(jì)算結(jié)果的數(shù)據(jù)傳送給鏈?zhǔn)接?jì)算電路2150，是具有起動(dòng)鏈?zhǔn)接?jì)算電路2150的功能部分。
鏈?zhǔn)接?jì)算結(jié)果寄存部2165通過(guò)數(shù)據(jù)輸入輸出部具有將鏈?zhǔn)接?jì)算電路2150的計(jì)算結(jié)果給以錯(cuò)誤數(shù)據(jù)校正部2168的功能。
另外，錯(cuò)誤數(shù)據(jù)校正部2168通過(guò)數(shù)據(jù)輸入輸出部2169對(duì)存儲(chǔ)器2110存取，更新存儲(chǔ)器2110內(nèi)的數(shù)據(jù)部分。
以下用圖20～圖22說(shuō)明具有上述功能構(gòu)成的糾錯(cuò)控制部的操作。
圖20為糾錯(cuò)控制部的通常操作的流程圖。
糾錯(cuò)控制部的通常操作由歐幾里德計(jì)算部2164進(jìn)行。
歐幾里德計(jì)算部2164檢查出錯(cuò)計(jì)算結(jié)果是否由出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166存儲(chǔ)，如果沒(méi)有存儲(chǔ)則不進(jìn)行操作(步驟S5010)，但CPU2160不能完全停止，在步驟S5010反復(fù)進(jìn)行時(shí)也進(jìn)行糾錯(cuò)控制部以外的操作和中斷相關(guān)操作。
當(dāng)出錯(cuò)計(jì)算結(jié)果由出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166存儲(chǔ)時(shí)，歐幾里德計(jì)算部2164從數(shù)據(jù)RAM2180內(nèi)的出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166中讀出出錯(cuò)計(jì)算結(jié)果(步驟S5020)，出錯(cuò)計(jì)算結(jié)果的出錯(cuò)值如為0，表示數(shù)據(jù)串無(wú)錯(cuò)(步驟S5030)，故再次回到步驟S5010的操作。
另外，如果出錯(cuò)值為0以外的話(步驟S5030)，表示數(shù)據(jù)串有誤，數(shù)據(jù)必須校正，歐幾里德計(jì)算部2164根據(jù)該錯(cuò)誤數(shù)值通過(guò)歐幾里德計(jì)算求錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式(步驟S5040)。
歐幾里德計(jì)算部2164在歐幾里德計(jì)算后，通過(guò)鏈?zhǔn)接?jì)算起動(dòng)部2167給以鏈?zhǔn)接?jì)算電路2150錯(cuò)誤位置多項(xiàng)式(步驟S5050)，再次返回步驟S5010的操作。
圖21為第2通道傳送終了中斷處理的流程圖。
此第2通道傳送終了中斷處理，當(dāng)糾錯(cuò)部的中斷受理部2161表示第2通道的DMA傳送終了、受理中斷時(shí)，執(zhí)行中斷處理。
中斷受理部2161將受理的中斷旨意一通知控制部2162，控制部2162便暫時(shí)中斷歐幾里德計(jì)算部2164的圖20的流程操作，控制出錯(cuò)計(jì)算結(jié)果寄存部2163，出錯(cuò)計(jì)算電路2140讀出計(jì)算結(jié)果(步驟S5110)，將讀出的計(jì)算結(jié)果存儲(chǔ)在數(shù)據(jù)RAM2180中的出錯(cuò)計(jì)算結(jié)果隊(duì)列區(qū)2166(步驟S5120)，之后歐幾里德計(jì)算部2164繼續(xù)進(jìn)行圖20所示的操作。
圖22為鏈?zhǔn)接?jì)算終了中斷處理的流程圖。
鏈?zhǔn)接?jì)算終了中斷處理，當(dāng)糾錯(cuò)控制部的中斷受理部2161受理從鏈?zhǔn)接?jì)算電路2150至CPU2160的中斷時(shí)，執(zhí)行中斷處理。
中斷受理部2161將受理的中斷旨音一旦通知控制部2162，控制部2162便暫時(shí)中斷歐幾里德計(jì)算部2164的圖20的流程操作，錯(cuò)誤數(shù)據(jù)校正部2168執(zhí)行錯(cuò)誤數(shù)據(jù)校正處理。
錯(cuò)誤數(shù)據(jù)校正部2168首先由鏈?zhǔn)接?jì)算結(jié)果寄存部2165讀出鏈?zhǔn)接?jì)算電路2150的鏈?zhǔn)接?jì)算結(jié)果的數(shù)據(jù)(步驟S5210)。
錯(cuò)誤數(shù)據(jù)校正部2168然后從鏈?zhǔn)接?jì)算結(jié)果的錯(cuò)誤位置和以歐幾里德計(jì)算所得的錯(cuò)誤數(shù)值多項(xiàng)式求錯(cuò)誤數(shù)值(步驟S5220)，通過(guò)數(shù)據(jù)輸入輸出部2169讀出存儲(chǔ)器2110中上述錯(cuò)誤位置所表示的位置數(shù)據(jù)(步驟S5230)，求出讀出數(shù)據(jù)和上述錯(cuò)誤數(shù)值的“異”(步驟S5240)，通過(guò)數(shù)據(jù)輸入輸出部2169將求出的值寫(xiě)入存儲(chǔ)器2110中的上述錯(cuò)誤位置所表示的位置(步驟S5250)。
錯(cuò)誤數(shù)據(jù)校正部2168的錯(cuò)誤數(shù)據(jù)校正處理終了時(shí)，控制部2162使歐幾里德計(jì)算部2164繼續(xù)進(jìn)行圖20所示的操作。
圖23為糾錯(cuò)部2101內(nèi)各部分操作的定時(shí)例子。
在該圖中將糾錯(cuò)部2101的操作分為出錯(cuò)計(jì)算電路2140進(jìn)行的出錯(cuò)計(jì)算、含CPU 2160的糾錯(cuò)控制部進(jìn)行的出錯(cuò)值存儲(chǔ)、歐幾里德計(jì)算、錯(cuò)誤數(shù)據(jù)校正和鏈?zhǔn)接?jì)算電路2150進(jìn)行的鏈?zhǔn)接?jì)算，在同圖中，出錯(cuò)值存儲(chǔ)是圖21所示的出錯(cuò)計(jì)算結(jié)果寄存部2163的操作，歐幾里德計(jì)算是圖20所示的歐幾里德計(jì)算部2164的操作，錯(cuò)誤數(shù)據(jù)校正是圖22所示的錯(cuò)誤校正部2168的操作。
如圖所示，出錯(cuò)計(jì)算電路2140、CPU2160和鏈?zhǔn)接?jì)算電路2150可以同時(shí)并行進(jìn)行各自的操作，出錯(cuò)值存儲(chǔ)、歐幾里德計(jì)算和錯(cuò)誤數(shù)據(jù)校正由于由1個(gè)CPU2160執(zhí)行，故不須同時(shí)并行運(yùn)行。
以下根據(jù)該圖所示的例子，用圖19～圖22說(shuō)明糾錯(cuò)部2101的操作。
同圖中表示編碼的數(shù)據(jù)串，例如附加上述C1方向奇偶數(shù)據(jù)的1行的信息數(shù)據(jù)處理的每單位變化情況，出錯(cuò)計(jì)算的處理單位6001～6008任何一個(gè)的時(shí)間大體相等。
以下將以出錯(cuò)計(jì)算的處理單位6001、處理單位6002、…、處理單位6008處理的數(shù)據(jù)串分別稱為No.1數(shù)據(jù)串、No.2數(shù)據(jù)串、…、No.8數(shù)據(jù)串。
出錯(cuò)計(jì)算電路2140取得No.1數(shù)據(jù)串、出錯(cuò)計(jì)算后取得No.2數(shù)據(jù)串，進(jìn)行出錯(cuò)計(jì)算，之后取得No.3數(shù)據(jù)串，進(jìn)行出錯(cuò)計(jì)算，同樣，關(guān)于No.4數(shù)據(jù)串以后也按順序處理，在這里，出錯(cuò)計(jì)算電路2140就No.1、No.2和No.5數(shù)據(jù)串的出錯(cuò)值算出不是0的結(jié)果。
首先重點(diǎn)說(shuō)明No.1數(shù)據(jù)串、No.1數(shù)據(jù)串通過(guò)上述第2通道的DMA傳送(參照?qǐng)D9、圖15、圖17)，由存儲(chǔ)器2110傳送至出錯(cuò)計(jì)算電路2140，在取得傳送數(shù)據(jù)的同時(shí)，出錯(cuò)計(jì)算電路2140進(jìn)行出錯(cuò)計(jì)算，出錯(cuò)計(jì)算完了幾乎與第2通道的DMA傳送終了同時(shí)，含CPU2160的糾錯(cuò)控制部通過(guò)DMA控制器2122的第2通道的DMA傳送終了的中斷，通知出錯(cuò)計(jì)算完。
中斷受理部2161一旦受理第2通道的DMA傳送終了中斷，控制部2162控制的出錯(cuò)計(jì)算結(jié)果寄存部2163讀出出錯(cuò)計(jì)算電路的No.1數(shù)據(jù)串的出錯(cuò)值(步驟S5110)，存儲(chǔ)在數(shù)據(jù)RAM2180中的出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166(步驟S5120)，而且出錯(cuò)計(jì)算電路2140在出錯(cuò)計(jì)算的最終階段，將計(jì)算結(jié)果存儲(chǔ)在內(nèi)部緩沖器，出錯(cuò)計(jì)算結(jié)果寄存部2163從內(nèi)部緩沖器讀出出錯(cuò)值，出錯(cuò)計(jì)算電路2140在進(jìn)行上述讀出前，關(guān)于下一個(gè)數(shù)據(jù)串的出錯(cuò)值，不寫(xiě)入該內(nèi)部緩沖器。
歐幾里德計(jì)算部2164在出錯(cuò)值存儲(chǔ)出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166之前是不操作的(步驟S5010)，當(dāng)No.1數(shù)據(jù)串的出錯(cuò)值存儲(chǔ)在出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166時(shí)便進(jìn)行操作，判斷出錯(cuò)值是否為0(步驟S5020、S5030)，不是0便進(jìn)行歐幾里德計(jì)算(步驟S5040)。
歐幾里德計(jì)算部2164在進(jìn)行歐幾里德計(jì)算時(shí)，出錯(cuò)計(jì)算電路2140完成No.2數(shù)據(jù)串的出錯(cuò)計(jì)算，通過(guò)中斷受理部2161，受理第2通道DMA傳送終了中斷的控制部2162，中斷歐幾里德計(jì)算部2164的歐幾里德計(jì)算，由出錯(cuò)計(jì)算結(jié)果寄存部2163讀出出錯(cuò)計(jì)算電路2140的計(jì)算結(jié)果(步驟S5110)，將No.2數(shù)據(jù)串的出錯(cuò)值存儲(chǔ)(步驟S5120)在出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166，之后通過(guò)歐幾里德計(jì)算部2164連續(xù)進(jìn)行歐幾里德計(jì)算處理。
歐幾里德計(jì)算部2164完成No.1數(shù)據(jù)串的歐幾里德計(jì)算后，通過(guò)鏈?zhǔn)狡饎?dòng)部起動(dòng)(步驟S5050)鏈?zhǔn)接?jì)算電路2150，這樣，鏈?zhǔn)接?jì)算電路2150開(kāi)始進(jìn)行No.1數(shù)據(jù)串的鏈?zhǔn)接?jì)算。
歐幾里德計(jì)算部2164一旦起動(dòng)鏈?zhǔn)接?jì)算電路2150，出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166便存儲(chǔ)(步驟S5010)No.2數(shù)據(jù)串的出錯(cuò)值，讀出判斷(步驟S5020、S5030)其是否為0，如果No.2數(shù)據(jù)串的出錯(cuò)值不是0，則歐幾里德計(jì)算部2164就進(jìn)行歐幾里德計(jì)算(步驟S5040)。
歐幾里德計(jì)算部2164在進(jìn)行歐幾里德計(jì)算時(shí)，出錯(cuò)計(jì)算電路2140完成No.3數(shù)據(jù)串的出錯(cuò)計(jì)算，控制部2162在受理第2通道的DMA傳送終了中斷時(shí)，中斷歐幾里德計(jì)算，通過(guò)出錯(cuò)計(jì)算結(jié)果寄存部2163讀出(步驟S5110)出錯(cuò)計(jì)算電路2140的計(jì)算結(jié)果，將No.3數(shù)據(jù)串的出錯(cuò)值存儲(chǔ)(步驟S5120)在出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166，之后歐幾里德計(jì)算部2164將繼續(xù)進(jìn)行歐幾里德計(jì)算處理。
之后，歐幾里德計(jì)算部2164在繼續(xù)進(jìn)行歐幾里德計(jì)算時(shí)，鏈?zhǔn)接?jì)算電路2150完成No.1數(shù)據(jù)串的鏈?zhǔn)接?jì)算，控制部2162通過(guò)中斷受理部2161受理鏈?zhǔn)接?jì)算電路2150的中斷，中斷歐幾里德計(jì)算，錯(cuò)誤數(shù)據(jù)校正部2168執(zhí)行錯(cuò)誤數(shù)據(jù)校正處理。
錯(cuò)誤數(shù)據(jù)校正部2168通過(guò)鏈?zhǔn)接?jì)算結(jié)果寄存部2165，從鏈?zhǔn)接?jì)算電路2150讀出(步驟S5210)No.1數(shù)據(jù)串的鏈?zhǔn)接?jì)算結(jié)果，求錯(cuò)誤數(shù)值(步驟S5220)，存取存儲(chǔ)器2110，校正有關(guān)No.1數(shù)據(jù)串的錯(cuò)誤數(shù)據(jù)(步驟S5230、S5240、S5250)。
由錯(cuò)誤數(shù)據(jù)校正部2168校正錯(cuò)誤數(shù)據(jù)處理終了后，控制部2162繼續(xù)進(jìn)行由歐幾里德計(jì)算部2164中斷的No.2數(shù)據(jù)串的歐幾里德計(jì)算。
之后，當(dāng)出錯(cuò)計(jì)算電路2140一旦完成No.4數(shù)據(jù)串的出錯(cuò)計(jì)算，與上述相同糾錯(cuò)控制部中斷歐幾里德計(jì)算，No.4數(shù)據(jù)串出錯(cuò)值裝入出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166，繼續(xù)進(jìn)行歐幾里德計(jì)算。
當(dāng)歐幾里德計(jì)算終了時(shí)，歐幾里德計(jì)算部2164起動(dòng)(步驟S5050)鏈?zhǔn)接?jì)算電路2150，這樣，鏈?zhǔn)接?jì)算電路2150便開(kāi)始進(jìn)行No.2數(shù)據(jù)串的鏈?zhǔn)接?jì)算。
歐幾里德計(jì)算部2164起動(dòng)鏈?zhǔn)接?jì)算電路2150后，出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166已存儲(chǔ)(步驟S5050)No.3數(shù)據(jù)串的出錯(cuò)值和No.4數(shù)據(jù)串的出錯(cuò)值，讀出先存儲(chǔ)的No.3數(shù)據(jù)串的出錯(cuò)值，判斷(步驟S5020、S5030)是否為0。
No.3數(shù)據(jù)串的出錯(cuò)值由于為0，歐幾里德計(jì)算部2164不進(jìn)行歐幾里德計(jì)算等，從出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166中讀出No.4數(shù)據(jù)串的出錯(cuò)值，判斷(步驟S5010、S5020、S5030)是否為0。
由于No.4數(shù)據(jù)串的出錯(cuò)值也為0，歐幾里德計(jì)算部2164不進(jìn)行歐幾里德計(jì)算等，出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166等待(步驟S5010)存儲(chǔ)出錯(cuò)值。
在此之后、糾錯(cuò)部2101也同樣進(jìn)行運(yùn)作。
如上述那樣糾錯(cuò)部2101的構(gòu)成是，出錯(cuò)計(jì)算和出錯(cuò)計(jì)算以外的處理并行操作，當(dāng)1個(gè)數(shù)據(jù)串的出錯(cuò)計(jì)算終了時(shí)，將出錯(cuò)計(jì)算結(jié)果存儲(chǔ)于隊(duì)列，并對(duì)給出錯(cuò)計(jì)算以外的處理進(jìn)行控制。
從而，判斷出錯(cuò)值是否為0所需時(shí)間與歐幾里德計(jì)算和錯(cuò)誤數(shù)據(jù)校正時(shí)間相比是非常少的，鑒于出錯(cuò)值為0以外的數(shù)據(jù)串占全部數(shù)據(jù)串的比例很少這一事實(shí)，上述糾錯(cuò)部2101以處理多數(shù)的數(shù)據(jù)串為對(duì)象時(shí)，顯然在大致等于每一數(shù)據(jù)串出錯(cuò)計(jì)算所需時(shí)間的合計(jì)內(nèi)便可處理完。
以上說(shuō)明了本發(fā)明的數(shù)據(jù)輸入輸出裝置、實(shí)施例之一的光盤(pán)讀出裝置，但本發(fā)明當(dāng)然不只限于此實(shí)施例中所示的方式，即(1)在實(shí)施例中，光盤(pán)1010是DVD-ROM，但也可以是CD-ROM等其他媒體，進(jìn)而將數(shù)據(jù)輸入至光盤(pán)控制部2100的電路是前端處理機(jī)1040、接收光盤(pán)控制部2100的數(shù)據(jù)裝置為主機(jī)1070(參照?qǐng)D7)，將數(shù)據(jù)輸入至光盤(pán)控制部2100的電路也可以是任一電路或裝置，接收光盤(pán)控制部2100數(shù)據(jù)的裝置也可以是任何電路或裝置，在這種場(chǎng)合，輸入的數(shù)據(jù)如果未進(jìn)行調(diào)制，磁盤(pán)接口部2130不須解調(diào)。
即本發(fā)明的數(shù)據(jù)輸入輸出裝置的數(shù)據(jù)輸入輸出接口也可以是SCSI及其他等，在所有場(chǎng)合下數(shù)據(jù)輸入輸出裝置提供對(duì)輸入的數(shù)據(jù)實(shí)施糾錯(cuò)等運(yùn)算的輸出功能，例如數(shù)據(jù)輸入輸出裝置接收主機(jī)傳送的信息數(shù)據(jù)，附加對(duì)該數(shù)據(jù)糾錯(cuò)的奇偶數(shù)據(jù)，經(jīng)磁盤(pán)接口將信息數(shù)據(jù)和奇偶數(shù)據(jù)寫(xiě)入存儲(chǔ)媒體就可以了。
(2)在實(shí)施例中，由CPU2160執(zhí)行的程序存儲(chǔ)在指令ROM2170內(nèi)，但不限于此，程序也可以存儲(chǔ)在由外部提供的數(shù)據(jù)RAM2180。
(3)在實(shí)施例中，錯(cuò)誤校正是按C1方向、C2方向和C1方向進(jìn)行，但不限于此，例如只按C1方向1次就可以了，另外，在實(shí)施形式中，編碼作為積碼使用，但不限于此，利用其他編碼方法也可以成為編碼的信息數(shù)據(jù)，在這種場(chǎng)合，按該編碼方法進(jìn)行錯(cuò)誤校正就可以了。
(4)在實(shí)施例中，如圖17所示，在磁盤(pán)接口部2130與存儲(chǔ)器2110之間的數(shù)據(jù)傳送的優(yōu)先級(jí)最高，在主接口部2190與存儲(chǔ)器2110之間的數(shù)據(jù)傳送的優(yōu)先級(jí)次之，但不限于此，也可以是在主接口部2190與存儲(chǔ)器2110之間的數(shù)據(jù)傳送的優(yōu)先級(jí)最高，而磁盤(pán)接口部2130與存儲(chǔ)器2110之間的數(shù)據(jù)傳送的優(yōu)先級(jí)次之，這些將根據(jù)輸入至數(shù)據(jù)輸入輸出裝置的數(shù)據(jù)傳送速度條件和運(yùn)算處理后由數(shù)據(jù)輸入輸出裝置輸出的數(shù)據(jù)傳送速度的條件等對(duì)數(shù)據(jù)輸入輸出裝置的接口如何制定等情況制定就可以了。
(5)在實(shí)施例中，通過(guò)出錯(cuò)計(jì)算電路2140、鏈?zhǔn)接?jì)算電路2150和執(zhí)行程度的CPU2160進(jìn)行錯(cuò)誤校正，但錯(cuò)誤校正電路的構(gòu)成并不僅限于此。
例如鏈?zhǔn)接?jì)算電路通過(guò)程序進(jìn)行鏈?zhǔn)接?jì)算，也可以由CPU2160實(shí)行，即使在這種場(chǎng)合，對(duì)多數(shù)數(shù)據(jù)串的糾錯(cuò)處理時(shí)，以近于每個(gè)數(shù)據(jù)串出錯(cuò)計(jì)算所需時(shí)間的合計(jì)時(shí)間內(nèi)處理完。
另外，也可以通過(guò)硬件電路進(jìn)行歐幾里德計(jì)算。
即出錯(cuò)計(jì)算電路和出錯(cuò)計(jì)算以后必須處理的電路可以并行操作，將出錯(cuò)計(jì)算結(jié)果存儲(chǔ)在隊(duì)列，出錯(cuò)計(jì)算后進(jìn)行必要處理的電路，根據(jù)該隊(duì)列所存儲(chǔ)的出錯(cuò)計(jì)算結(jié)果可以處理的話，那么就可達(dá)到本發(fā)明的第2目的，即糾錯(cuò)的高速化。
另外，與糾錯(cuò)雖無(wú)關(guān)系，可是為達(dá)到本發(fā)明第1目的，也可以通過(guò)程序由CPU2160執(zhí)行出錯(cuò)計(jì)算和鏈?zhǔn)接?jì)算。
圖24為通過(guò)程序由CPU2160執(zhí)行出錯(cuò)計(jì)算和鏈?zhǔn)接?jì)算時(shí)光盤(pán)控制部7100的構(gòu)成圖。光盤(pán)控制部7100幾乎與光盤(pán)控制部2100相同，在圖中用同一符號(hào)表示相同的構(gòu)成。
在這種場(chǎng)合，實(shí)施例的CPU2160通過(guò)給以DMA控制器2122的第2信道的信息取代從存儲(chǔ)器2110至出錯(cuò)計(jì)算電路2140的傳送數(shù)據(jù)，CPU2160給定DMA控制器7122的第2信道從存儲(chǔ)器2110至數(shù)據(jù)RAM2180的1字組量的數(shù)據(jù)傳送信息，數(shù)據(jù)RAM2180所傳送的數(shù)據(jù)，以此數(shù)據(jù)為對(duì)象進(jìn)行出錯(cuò)計(jì)算等的程序必須存儲(chǔ)在指令ROM2170，即圖9流程中步驟S3050操作由存儲(chǔ)器至數(shù)據(jù)RAM的1字組量的數(shù)據(jù)傳送指示所取代，由CPU2160取代步驟S3090、步驟S3100的操作，而且CPU2160根據(jù)C1方向、C2方向、再次C1方向的奇偶性，全部完成糾錯(cuò)階段下一個(gè)步驟S3110操作。
這里，DMA控制器7122附加與DMA控制器2122同等的操作，第2信道的DMA傳送中，每8字節(jié)的數(shù)據(jù)傳送進(jìn)行圖15所示的步驟S4110的操作。
光盤(pán)控制部7100按圖24所示時(shí)，利用多數(shù)糾錯(cuò)方式中任何一種方式將編碼數(shù)據(jù)和相關(guān)多數(shù)糾錯(cuò)方式的程序存儲(chǔ)在指令ROM2170，通過(guò)選擇其中之一便可糾錯(cuò)，因此不變更硬件可以適應(yīng)多數(shù)的糾錯(cuò)方式。
另外，關(guān)于糾錯(cuò)的運(yùn)算內(nèi)容，不只限定實(shí)施例中所示的，即在實(shí)施例中為求出糾錯(cuò)的錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式而利用歐幾里德方法，但也可以利用其他方法求出錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式，求錯(cuò)誤位置多項(xiàng)式根的方法，稱為鏈?zhǔn)椒椒?，用其他方法也可以求錯(cuò)誤位置多項(xiàng)式的根。
(6)在實(shí)施例中，存儲(chǔ)器2110中可以存儲(chǔ)15字組量的數(shù)據(jù)作為容量，但不只限于此，在對(duì)輸入數(shù)據(jù)進(jìn)行糾錯(cuò)等運(yùn)算之后，以輸出數(shù)據(jù)為前提，實(shí)施上述運(yùn)算的最佳規(guī)模為n字節(jié)時(shí)，有n字節(jié)2倍以上的存儲(chǔ)器就可以了，另外，存儲(chǔ)器2110也可以有光盤(pán)控制部2100的外部裝置。
另外，在實(shí)施例中，1字節(jié)量的數(shù)據(jù)約為38字節(jié)，但并不限于這一數(shù)值。
(7)在實(shí)施例中，CPU2160用圖12所示的存儲(chǔ)管理信息，利用規(guī)定的運(yùn)算給以DMA控制器取得地址，但給以DMA控制器的地址存儲(chǔ)方法和存儲(chǔ)器2110的內(nèi)容管理方法不僅限于此，例如可以分別存儲(chǔ)應(yīng)輸入數(shù)據(jù)的存儲(chǔ)器內(nèi)的地址、可以糾錯(cuò)的存儲(chǔ)器內(nèi)的地址和可以輸出數(shù)據(jù)的存儲(chǔ)器內(nèi)的地址，也可以用參照、更新這種的方式。
(8)在實(shí)施例中，關(guān)于存儲(chǔ)器與其他電路之間的數(shù)據(jù)DMA傳送，每8字節(jié)進(jìn)行檢驗(yàn)請(qǐng)求(參照?qǐng)D14～圖17)，但不限于此8字節(jié)的規(guī)模，磁盤(pán)接口部2130所輸入的數(shù)據(jù)傳送速度和主接口部2190所輸出的傳送速度需要保持各自某數(shù)值時(shí)，前述DMA傳送的單位一數(shù)據(jù)規(guī)模增大，隨著數(shù)值的增大，磁盤(pán)接口部2130和主接口部2190也就需要大規(guī)模的FIFO。
另外，1數(shù)據(jù)串用8字節(jié)除不盡時(shí)，余下的字節(jié)數(shù)最后傳送就可以了。
(9)在實(shí)施例中，出錯(cuò)計(jì)算結(jié)果存儲(chǔ)隊(duì)列區(qū)2166可以存儲(chǔ)10個(gè)數(shù)量的出錯(cuò)計(jì)算結(jié)果，但不限于這10個(gè)數(shù)值，根據(jù)出錯(cuò)計(jì)算所需時(shí)間、糾錯(cuò)處理中出錯(cuò)計(jì)算以外的時(shí)間和錯(cuò)誤發(fā)生率等，隊(duì)列大小通常以不溢出就可以了。
(10)在實(shí)施例中，出錯(cuò)計(jì)算電路2140具有內(nèi)部緩沖器，計(jì)算結(jié)果不須寫(xiě)入時(shí)作為調(diào)整處理時(shí)間等，例如將該內(nèi)部緩沖器作為FIFO就可以了。
(11)實(shí)施例中的糾錯(cuò)控制部的處理順序(圖20～圖22的流程順序)等通過(guò)機(jī)器語(yǔ)言來(lái)實(shí)現(xiàn)。將此記錄在記錄媒體作為流通銷(xiāo)售就可以了，這樣的記錄媒體有IC卡、光盤(pán)、軟盤(pán)、ROM等，在其上所記錄的機(jī)器語(yǔ)言程序通過(guò)通用的硬件設(shè)備提供使用，這里所說(shuō)的通用硬件是一般的個(gè)人計(jì)算機(jī)和具有程序執(zhí)行能力的家電設(shè)備等，逐步執(zhí)行安裝的上述機(jī)器語(yǔ)方程序，實(shí)現(xiàn)上述糾錯(cuò)控制部的功能。
“請(qǐng)求結(jié)構(gòu)”(m-)n.請(qǐng)求號(hào)，m為可以從屬的最高位請(qǐng)求號(hào)數(shù)據(jù)輸入輸出裝置1.1個(gè)存儲(chǔ)器和輸入/運(yùn)算/輸出手段及DMA傳送控制1-2.關(guān)于每一規(guī)定的字節(jié)數(shù)的傳送+需要竟態(tài)爭(zhēng)用傳送，按規(guī)定的優(yōu)先級(jí)傳送2-3.根據(jù)輸入速度限定傳送單位的字節(jié)數(shù)的下限3-4.通過(guò)輸入/輸出電路的FIFO+FIFO的數(shù)據(jù)管理傳送4-5.優(yōu)先級(jí)輸入傳送最高+傳送單位上限限制2-6.優(yōu)先級(jí)輸入傳送和輸出傳送比運(yùn)算傳送低1-7.運(yùn)算電路進(jìn)行數(shù)據(jù)的糾錯(cuò)1-8.輸入從光盤(pán)讀出的數(shù)據(jù)7-9.隊(duì)列方式的出錯(cuò)前后分離并行處理糾錯(cuò)9-10.關(guān)于出錯(cuò)后處理與其他處理并行執(zhí)行算出錯(cuò)誤位置糾錯(cuò)裝置11.隊(duì)列方式的出錯(cuò)前后分離并行處理11-12.具有存儲(chǔ)器11-13.關(guān)于出錯(cuò)后處理與其他處理并行執(zhí)行計(jì)算錯(cuò)誤位置糾錯(cuò)裝置的控制處理程序記錄媒體14.出錯(cuò)計(jì)算結(jié)果存儲(chǔ)在隊(duì)列和出錯(cuò)后處理
權(quán)利要求
1.一種接收外部第1裝置的數(shù)據(jù)，進(jìn)行運(yùn)算輸出至外部第2裝置的數(shù)據(jù)輸入輸出裝置，包括有輸入手段，用來(lái)連續(xù)接收來(lái)自第1裝置的數(shù)據(jù)；運(yùn)算手段，用來(lái)對(duì)給定的數(shù)據(jù)進(jìn)行運(yùn)算；輸出手段，用來(lái)將數(shù)據(jù)輸出至第2裝置；一存儲(chǔ)器，用來(lái)存貯數(shù)據(jù)；一存儲(chǔ)總線，用來(lái)連接上述輸入手段、上述運(yùn)算手段、上述輸出手段和上述存儲(chǔ)器的總線；第1數(shù)據(jù)傳送手段，用來(lái)以上述輸入手段作為傳送基礎(chǔ)，上述存儲(chǔ)器作為傳送地進(jìn)行第1DMA傳送；第2傳送手段，用來(lái)當(dāng)上述第1數(shù)據(jù)傳送的第1字節(jié)數(shù)的第1DMA傳送終了時(shí)，將第1DMA傳送的數(shù)據(jù)存儲(chǔ)在上述存儲(chǔ)器中的區(qū)作為傳送基礎(chǔ)，上述運(yùn)算手段作為傳送地，將運(yùn)算的數(shù)據(jù)給以上述運(yùn)算手段進(jìn)行第2DMA傳送；第3數(shù)據(jù)傳送手段，用來(lái)當(dāng)上述運(yùn)算手段的第1字節(jié)量的數(shù)據(jù)運(yùn)算終了時(shí)，將該數(shù)據(jù)存儲(chǔ)在上述存儲(chǔ)器中的區(qū)作為傳送基礎(chǔ)，將上述輸出手段作為傳送地進(jìn)行第3DMA傳送；數(shù)據(jù)傳送控制手段，用來(lái)以上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段和上述第3數(shù)據(jù)傳送手段執(zhí)行排他性數(shù)據(jù)傳送控制，上述數(shù)據(jù)輸入輸出裝置中的上述輸入手段、上述運(yùn)算手段和上述輸出手段并行執(zhí)行各自的操作。
2.如權(quán)利要求1的輸入輸出裝置，其中上述數(shù)據(jù)傳送控制手段，當(dāng)?shù)?字節(jié)量的數(shù)據(jù)需要第1DMA傳送、第2DMA傳送或第3DMA傳送時(shí)，必須用上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或上述第3數(shù)據(jù)傳送手段進(jìn)行數(shù)據(jù)傳送，使第2字節(jié)量的數(shù)據(jù)連續(xù)傳送，當(dāng)?shù)?DMA傳送、第2DMA傳送或第3DMA傳送中多數(shù)需要爭(zhēng)用數(shù)據(jù)傳送時(shí)，必須用上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或上述第3數(shù)據(jù)傳送手段進(jìn)行數(shù)據(jù)傳送，基于規(guī)定的優(yōu)先級(jí)來(lái)傳送，并使第2字節(jié)量的數(shù)據(jù)連續(xù)傳送。
3.如權(quán)利要求2的輸入輸出裝置，其中上述存儲(chǔ)器是動(dòng)態(tài)存儲(chǔ)器，第2字節(jié)數(shù)將上述存儲(chǔ)器作為傳送地或傳送基礎(chǔ)，當(dāng)?shù)?字節(jié)量的數(shù)據(jù)連續(xù)DMA傳送時(shí)，每1字節(jié)的存儲(chǔ)存取所需時(shí)間為t秒，上述輸入手段接收來(lái)自第1裝置的數(shù)據(jù)的平均傳送速度為v字節(jié)/秒，某數(shù)據(jù)第2DMA傳送所需次數(shù)為n時(shí)，應(yīng)滿足tv(n+2)＜1的規(guī)定數(shù)。
4.如權(quán)利要求3的輸入輸出裝置，其中上述輸入手段具有第1FIFO，以便暫存從第1裝置取出的數(shù)據(jù)；上述輸出手段具有第2FIFO，以便暫存輸出至第2裝置的數(shù)據(jù)；上述第1數(shù)據(jù)傳送手段將上述輸入手段中的第1FIFO作為第1DMA傳送的傳送基礎(chǔ)；上述第3數(shù)據(jù)傳送手段將上述輸出手段中的第2FIFO作為第3DMA傳送的傳送地；當(dāng)?shù)?FIFO存儲(chǔ)第2字節(jié)量的數(shù)據(jù)時(shí)，需要第1DMA傳送；當(dāng)上述運(yùn)算手段的運(yùn)算終了，而在上述存儲(chǔ)器中存有第2字節(jié)量的數(shù)據(jù)時(shí)，在第2FIFO內(nèi)產(chǎn)生第2字節(jié)量數(shù)據(jù)空白時(shí)，需要第3DMA傳送。
5.如權(quán)利要求4的輸入輸出裝置，其中上述優(yōu)先級(jí)為第1數(shù)據(jù)傳送手段的第1DMA傳送優(yōu)先級(jí)最高，上述數(shù)據(jù)傳送控制手段，當(dāng)需要上述第1DMA傳送時(shí)，上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或上述第3數(shù)據(jù)傳送手段其中之一已執(zhí)行DMA傳送時(shí)、執(zhí)行中的第2字節(jié)量的DMA傳送終了后，上述第1數(shù)據(jù)傳送手段執(zhí)行第1DMA傳送，當(dāng)需要上述第1DMA傳送時(shí)，上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段或上述第3數(shù)據(jù)傳送手段的其中之一尚未執(zhí)行DMA傳送時(shí)，上述第1數(shù)據(jù)傳送手段立即執(zhí)行第1DMA傳送；第2字節(jié)數(shù)當(dāng)?shù)?FIFO的容量為m字節(jié)，上述存儲(chǔ)器作為傳送地或傳送基礎(chǔ)，使第2字節(jié)量的數(shù)據(jù)連續(xù)DMA傳送時(shí)，存儲(chǔ)存取所需時(shí)間為T(mén)秒，上述輸入手段從第1裝置接收數(shù)據(jù)的平均傳送速度為v字節(jié)/秒時(shí)，應(yīng)滿足m/v＞T所規(guī)定的數(shù)。
6.如權(quán)利要求5的輸入輸出裝置，其中上述第1數(shù)據(jù)傳送手段和上述第3數(shù)據(jù)傳送手段的DMA傳送的優(yōu)先級(jí)比上述第2數(shù)據(jù)傳送手段的第2DMA傳送的還低，上述數(shù)據(jù)傳送控制手段只要不須第1DMA傳送和第3DMA傳送時(shí)，第2數(shù)據(jù)傳送手段執(zhí)行第2DMA傳送。
7.如權(quán)利要求6的輸入輸出裝置，其中上述輸入手段在接收第1裝置的數(shù)據(jù)中包括糾錯(cuò)符號(hào)，上述運(yùn)算是糾錯(cuò)，上述運(yùn)算手段為了進(jìn)行上述糾錯(cuò)，對(duì)上述存儲(chǔ)器存取，根據(jù)上述糾錯(cuò)符號(hào)參照和更新上述存儲(chǔ)器中所存儲(chǔ)的數(shù)據(jù)，進(jìn)而上述數(shù)據(jù)傳送控制手段只要上述第1數(shù)據(jù)傳送手段、上述第2數(shù)據(jù)傳送手段和上述第3數(shù)據(jù)傳送手段在不執(zhí)行數(shù)據(jù)傳送時(shí)，允許上述運(yùn)算手段為糾錯(cuò)對(duì)上述存儲(chǔ)器存取。
8.如權(quán)利要求7的輸入輸出裝置，其中上述第1裝置是從光盤(pán)讀出數(shù)據(jù)的裝置，上述光盤(pán)記錄著超過(guò)第2字節(jié)數(shù)每個(gè)第3字節(jié)數(shù)的積碼的數(shù)據(jù)，上述存儲(chǔ)器的規(guī)模為第3字節(jié)數(shù)的2倍以上。
9.如權(quán)利要求8的輸入輸出裝置，其中上述運(yùn)算手段含以下各部出錯(cuò)計(jì)算部，當(dāng)給定第4字節(jié)數(shù)的數(shù)據(jù)時(shí)，相關(guān)該數(shù)據(jù)的算出錯(cuò)誤的出錯(cuò)計(jì)算處理連繼進(jìn)行多次；出錯(cuò)存儲(chǔ)隊(duì)列，可以存儲(chǔ)多數(shù)出錯(cuò)的隊(duì)列；出錯(cuò)存儲(chǔ)部，上述出錯(cuò)計(jì)算部算出的出錯(cuò)存儲(chǔ)在上述出錯(cuò)存儲(chǔ)隊(duì)列；校正部，當(dāng)上述出錯(cuò)存儲(chǔ)隊(duì)列存儲(chǔ)的出錯(cuò)超過(guò)1個(gè)時(shí)，從該出錯(cuò)存儲(chǔ)隊(duì)列取出1個(gè)出錯(cuò)，取出的該出錯(cuò)只要不是0時(shí)，根據(jù)該出錯(cuò)，校正相關(guān)該錯(cuò)誤的數(shù)據(jù)錯(cuò)誤；上述運(yùn)算手段中的上述出錯(cuò)計(jì)算部和校正部并行執(zhí)行各自的操作。
10.如權(quán)利要求9的輸入輸出裝置，其中上述校正部含以下各部多項(xiàng)式算出部，根據(jù)上述出錯(cuò)求錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式；錯(cuò)誤位置算出部，求上述多項(xiàng)式算出部求出的錯(cuò)誤位置多項(xiàng)式根的錯(cuò)誤位置；數(shù)據(jù)校正部，根據(jù)上述多項(xiàng)式算出部求出的錯(cuò)誤數(shù)值多項(xiàng)式和上述錯(cuò)誤位置算出部求出的錯(cuò)誤位置，求錯(cuò)誤位置，根據(jù)這些校正上述存儲(chǔ)器中的數(shù)據(jù)；上述錯(cuò)誤位置算出部與上述多項(xiàng)式算出部或數(shù)據(jù)校正部并行操作。
11.一種字組編碼的多接收字各自連續(xù)糾錯(cuò)的糾錯(cuò)裝置，包括以下手段出錯(cuò)計(jì)算手段，逐次取得接收字，根據(jù)該接收字對(duì)應(yīng)該接收字連續(xù)進(jìn)行出錯(cuò)計(jì)算的出錯(cuò)計(jì)算處理；出錯(cuò)存儲(chǔ)隊(duì)列，是可以存儲(chǔ)多數(shù)出錯(cuò)的隊(duì)列；出錯(cuò)存儲(chǔ)手段，將上述出錯(cuò)計(jì)算手段算出的出錯(cuò)存儲(chǔ)在上述出錯(cuò)存儲(chǔ)隊(duì)列；校正手段，當(dāng)上述出錯(cuò)存儲(chǔ)隊(duì)列存儲(chǔ)的出錯(cuò)超過(guò)1個(gè)時(shí)，從該出錯(cuò)存儲(chǔ)隊(duì)列取出1個(gè)出錯(cuò)，取出的該出錯(cuò)只有不是0時(shí)，根據(jù)該出錯(cuò)對(duì)相關(guān)該出錯(cuò)校正接收字的錯(cuò)誤；上述糾錯(cuò)裝置中的上述出錯(cuò)計(jì)算手段和上述校正手段并行執(zhí)行各自的操作。
12.如權(quán)利要求11的糾錯(cuò)裝置還包括以下手段接收字存儲(chǔ)手段，上述出錯(cuò)計(jì)算手段取得的接收字多數(shù)被存儲(chǔ)起來(lái)；上述校正手段通過(guò)更新上述接收字存儲(chǔ)手段所存儲(chǔ)的接收字進(jìn)行上述校正。
13.如權(quán)利要求12的糾錯(cuò)裝置，其中上述校正手段包括以下手段多項(xiàng)式算出手段，根據(jù)上述出錯(cuò)，求錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤數(shù)值多項(xiàng)式；錯(cuò)誤位置算出手段，求上述多項(xiàng)式算出手段求出的錯(cuò)誤位置多項(xiàng)式的根—錯(cuò)誤位置；數(shù)據(jù)校正手段，根據(jù)上述多項(xiàng)式算出手段求出的錯(cuò)誤數(shù)值多項(xiàng)式和上述錯(cuò)誤位置算出手段求出的錯(cuò)誤位置，求錯(cuò)誤數(shù)值，根據(jù)這些校正上述接收字中的數(shù)據(jù)；上述錯(cuò)誤位置算出手段與上述多項(xiàng)式算出手段或數(shù)據(jù)校正手段并行操作。
14.一種字組編碼的多數(shù)接收字為連續(xù)進(jìn)行各自的糾錯(cuò)，依次取得接收字，根據(jù)該接收字、算出相關(guān)該接收字的出錯(cuò)的出錯(cuò)計(jì)算手段和具有可以并行的RAM計(jì)算機(jī)，是為執(zhí)行糾錯(cuò)處理記錄糾錯(cuò)控制程序的記錄媒體，其中所述糾錯(cuò)控制程序含以下內(nèi)容出錯(cuò)存儲(chǔ)步驟，上述出錯(cuò)計(jì)算手段算出出錯(cuò)時(shí)，將該出錯(cuò)由上述出錯(cuò)計(jì)算手段存儲(chǔ)在上述RAM內(nèi)；校正步驟，當(dāng)上述RAM內(nèi)存儲(chǔ)1個(gè)出錯(cuò)以上時(shí)，從該RAM讀出1個(gè)出錯(cuò)，讀出的該出錯(cuò)只有不是0時(shí)，根據(jù)該出錯(cuò)校正相關(guān)該出錯(cuò)的接收字的錯(cuò)誤。
全文摘要
數(shù)據(jù)輸入輸出裝置具有1個(gè)存儲(chǔ)器、將數(shù)據(jù)存儲(chǔ)在上述存儲(chǔ)器的輸入接口部、運(yùn)算部取得上述存儲(chǔ)器內(nèi)的數(shù)據(jù)、根據(jù)該數(shù)據(jù)按照需要進(jìn)行運(yùn)算,更新上述存儲(chǔ)器內(nèi)的數(shù)據(jù),通過(guò)上述運(yùn)算部運(yùn)算后,將在上述存儲(chǔ)器內(nèi)取得的數(shù)據(jù)傳送至外部的輸出接口部以及總線控制部,規(guī)定上述各部各自的優(yōu)先級(jí),按照上述優(yōu)先級(jí)每傳送規(guī)定數(shù)的數(shù)據(jù),利用允許的存儲(chǔ)存取,調(diào)整上述各部的存儲(chǔ)存取競(jìng)態(tài)爭(zhēng)用。
文檔編號(hào)G06F11/10GK1202646SQ98109739
公開(kāi)日1998年12月23日 申請(qǐng)日期1998年4月1日 優(yōu)先權(quán)日1997年4月2日
發(fā)明者中辻文男, 前田俊則, 神山祐史 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社