專利名稱：通信信道和處理器間的接口的制作方法
這個申請是1995年8月31日歸檔的系列號為08/521,717的申請的續(xù)篇，該續(xù)篇已被放棄，有共同揭示的主題所要求的優(yōu)先權(quán)。
本發(fā)明一般涉及數(shù)據(jù)通信設(shè)備，特別是一種在處理器和通信信道之間進(jìn)行接口的數(shù)據(jù)發(fā)送和數(shù)據(jù)接收的方法和裝置。
一般來講，可編程的、由處理器控制的數(shù)據(jù)終端設(shè)備(“DTEs”)，例如個人電腦、工作站和數(shù)據(jù)終端在學(xué)校、車間和社會上日益普及。另外，隨著計算機中采用更高速和更強大的處理器，例如摩托羅拉的PowerPC處理器和英特爾的Pentium處理器，處理器的能力正在明顯增加。可以對這些處理器進(jìn)行編程，來實現(xiàn)各種各樣的功能。
在通信信道，例如公共交換電話網(wǎng)絡(luò)(“PSTN”)或綜合業(yè)務(wù)數(shù)字網(wǎng)(“ISDN”)上的各種數(shù)據(jù)終端設(shè)備之間通常采用了數(shù)據(jù)通信設(shè)備(“DCDs”)，例如模擬和數(shù)字調(diào)制解調(diào)器、ISDN終端適配器以及計算機網(wǎng)絡(luò)設(shè)備，這樣的數(shù)據(jù)通信設(shè)備通常已經(jīng)成為獨立的設(shè)備，例如桌面調(diào)制解調(diào)器、架裝調(diào)制解調(diào)器、PCMCIA卡或計算機外殼內(nèi)所采用的獨立的電路板。再有，在現(xiàn)有技術(shù)中，這種數(shù)據(jù)通信設(shè)備通常還包含幾個處理器，例如一個數(shù)字信號處理器(“DSP”)和一個微處理器，或者一個組合了該DSP和微處理器的諸功能的單式處理器。因為諸數(shù)據(jù)通信設(shè)備計算和數(shù)學(xué)運算的強度大，完成諸如調(diào)制、解調(diào)制、編碼、譯碼、數(shù)據(jù)壓縮、糾錯、預(yù)編碼、與數(shù)據(jù)終端設(shè)備接口等功能以及其它控制功能，所以諸數(shù)據(jù)通信設(shè)備已經(jīng)趨于需要獨立的處理能力。此外，諸數(shù)據(jù)通信設(shè)備正在實現(xiàn)越來越快的傳輸速率，例如國際電信聯(lián)盟(“ITU”)V.34標(biāo)準(zhǔn)下可用的28.8kbps以及在V.42和V.42bis標(biāo)準(zhǔn)下可用的帶有數(shù)據(jù)壓縮和糾錯的協(xié)議。與從DTE中所采用的一個更通用的多用途處理器那里一般可得到的或需要的相比，如此計算密集的處理已經(jīng)趨向于需要更強的處理器能力和更多的處理時間。
隨著諸數(shù)據(jù)終端設(shè)備中的通用處理器中的處理器能力的增加，例如在PowerPC和Pentium處理器中可得到的那樣，在數(shù)據(jù)通信設(shè)備中可得到的附加的和獨立的處理能力可能不再是必需的，并且可能是多余的。如果在諸數(shù)據(jù)終端設(shè)備中可得到這種增加的處理能力，那么提供一個帶有適當(dāng)?shù)挠布蛙浖膯我惶幚砥骺赡苁歉?jīng)濟(jì)有效的，該處理器能夠?qū)崿F(xiàn)各種計算機應(yīng)用程序的功能(如字處理、數(shù)學(xué)計算和圖形)以及數(shù)據(jù)通信設(shè)備的諸功能(如調(diào)制、解調(diào)制和數(shù)據(jù)壓縮)。在1990年10月23日發(fā)表的，在Blackwell et al.美國專利號4,965,641的“處理器調(diào)制解調(diào)”一文中揭示了這種組合的處理器調(diào)制解調(diào)裝置，在此引用供參考。
隨著目前數(shù)據(jù)通信設(shè)備(其應(yīng)該兼容于V.34和V.42bis協(xié)議)所要求的數(shù)據(jù)傳輸速率和其它復(fù)雜功能的增加，實現(xiàn)處理器調(diào)制解調(diào)可能是復(fù)雜的或困難的，并可能有增加的和潛在的不兼容性能要求。例如，實現(xiàn)處理器調(diào)制解調(diào)的一個困難是有關(guān)新一代通用計算機所帶來的高處理速度，新一代通用計算機處理器能夠以比一條信道上通?？傻玫降膶嶋H傳輸速率更快的速率來處理傳輸數(shù)據(jù)。例如，計算機處理器也許能夠以兆赫茲或吉赫茲范圍的速率來處理數(shù)據(jù)，這樣的速率大于一般的數(shù)據(jù)傳輸速率幾個量級，例如V.34的28.8kbps或者ISDN的64到128kbps。相應(yīng)地，來自一條通信信道的數(shù)據(jù)可能正在以某一特定的且預(yù)定的數(shù)據(jù)傳輸速率連續(xù)地到達(dá)，該速率通常比計算機處理器的處理速率低得多，并且不能有效地利用該計算機處理器的全部處理能力。例如，當(dāng)該處理器能夠同時執(zhí)行其它應(yīng)用功能時，卻讓該處理器等待接收28.8或14.4kbps速率下的數(shù)據(jù)是對計算機處理器能力的無效率使用。這個在數(shù)據(jù)傳輸速率和數(shù)據(jù)處理速率之間的不匹配或接口問題趨于產(chǎn)生一個“瓶頸”問題，即，或者從處理器得到的用于傳輸?shù)臄?shù)據(jù)太多(給定數(shù)據(jù)傳輸速率)，或者從信道得到的用于后續(xù)處理的數(shù)據(jù)太少(給定計算機處理能力)。
此外，該處理器正在實現(xiàn)其它應(yīng)用功能的同時，也許還需要周期地或者不斷地響應(yīng)于數(shù)據(jù)傳輸協(xié)議的各種要求，例如一旦接收到諸數(shù)據(jù)分組或幀就發(fā)出諸確認(rèn)信號。因此，為了得到一種與通用計算機處理器接口并且在通信信道上發(fā)送和接收數(shù)據(jù)的效率更高的裝置和方法，需要為有效的數(shù)據(jù)傳輸和處理器能力的有效使用創(chuàng)造條件。


圖1是一張圖解表示根據(jù)本發(fā)明的一種裝置的第一實施例的總體方框圖。
圖2是一張圖解表示根據(jù)本發(fā)明的一種裝置的第二實施例的總體方框圖。
圖3是一張圖解表示根據(jù)本發(fā)明的一種裝置的最佳實施例的詳細(xì)方框圖。
圖4是一張圖解表示一種根據(jù)本發(fā)明的接口裝置的替代實施例的方框圖，該裝置用于與數(shù)字網(wǎng)絡(luò)接口。
圖5是一張圖解表示一種根據(jù)本發(fā)明的接口裝置的替代實施例的詳細(xì)方框圖，該裝置被耦連至帶有調(diào)制解調(diào)應(yīng)用軟件程序的計算機。
圖6是一張圖解表示根據(jù)本發(fā)明的接收數(shù)據(jù)接口方法的流程圖。
圖7是一張圖解表示根據(jù)本發(fā)明的發(fā)送數(shù)據(jù)接口方法的流程圖。
如上所述，在實際實現(xiàn)一個帶有調(diào)制解調(diào)軟件應(yīng)用程序的處理器調(diào)制解調(diào)器時可能遇到的最大困難是計算機處理速率或頻率與數(shù)據(jù)傳輸?shù)乃俾驶蝾l率不同。這些不同的速率或頻率可能產(chǎn)生一個瓶頸類型的問題，這個問題是沒有有效地利用或優(yōu)化可用的計算機處理能力，或者從處理器得到的用于傳輸?shù)臄?shù)據(jù)太多(給定數(shù)據(jù)傳輸速率)，或者從信道得到的用于后續(xù)處理的數(shù)據(jù)太少(給定計算機處理能力)。在現(xiàn)有技術(shù)中，不存在這個問題，這是因為(在該數(shù)據(jù)通信設(shè)備中)至少一個專用處理器處理呼入數(shù)據(jù)，在存儲器中或接近于數(shù)據(jù)終端設(shè)備處直接產(chǎn)生一個最終文件，供第二個專用計算機處理器做后續(xù)處理?，F(xiàn)在當(dāng)一個處理器將同時并實時地完成兩個功能時，本發(fā)明的裝置和方法克服了這個不兼容問題。
其次，正如下文所討論的那樣，為了同時優(yōu)化計算機處理器的數(shù)據(jù)傳輸功能和其它應(yīng)用功能，根據(jù)本發(fā)明的接口裝置和方法致力于數(shù)據(jù)傳輸?shù)拇_定的方面以及計算機處理的更多的不確定的方面并使兩者之間可以有接口界面。例如，數(shù)據(jù)傳輸協(xié)議，例如V.34和V.32bis，通常要求具有非常確定的采樣速率的明確的和確定的傳輸速率，以提供已發(fā)射或已接收信號的準(zhǔn)確表示(representation)。同樣，例如對于ISDN的數(shù)據(jù)傳輸協(xié)議，也有具體的和確定的傳輸速率，在各種B和D信道(針對ISDN)之間和之中或DSOs(針對T1或E1系統(tǒng))進(jìn)行定時和同步。相反，一個計算機處理器可能正同時運行幾個程序或功能，并且每個程序或功能可能具有不同的處理要求，導(dǎo)致該處理器以一個更加不確定的頻率，例如以該用戶所需要或指定的某一頻率，周期性地用每個程序進(jìn)行運行。
第三，本發(fā)明的裝置和方法為計算機提供了在同時實現(xiàn)其它功能的條件下，滿足數(shù)據(jù)傳輸或網(wǎng)絡(luò)協(xié)議要求的裝置。第四，本裝置和方法提出了幾種從各種處理器或計算機問題中恢復(fù)的機制。第五，正如下文更詳細(xì)地討論的那樣，本發(fā)明的裝置和方法提供了克服處理器響應(yīng)時間上的延遲的基礎(chǔ)，該延遲可以由操作系統(tǒng)或者幾個程序或功能的同時工作造成。例如，本發(fā)明的裝置和方法產(chǎn)生一個給該處理器的中斷信號，表明下列兩種情況之一或兩種情況同時存在存在供處理的呼入數(shù)據(jù)或者不存在供傳輸?shù)暮舫鰯?shù)據(jù)。根據(jù)該處理器能夠或不能如何快地響應(yīng)于一個來自外部設(shè)備或卡的中斷請求，例如根據(jù)一個把有待處理的呼入數(shù)據(jù)讀入該處理器并且把有待傳輸?shù)暮舫鰯?shù)據(jù)寫出該接口裝置的讀寫請求，該裝置和方法提供了避免在可用來傳輸?shù)臄?shù)據(jù)不足的情況下數(shù)據(jù)欠載的方案；并且避免了在可用來處理的數(shù)據(jù)過量的情況下數(shù)據(jù)超載的方案，最后，亦如下文更詳細(xì)地討論的那樣，本發(fā)明的裝置和方法提出了在一種動態(tài)可變頻率下的中斷信號產(chǎn)生，以提供在部分?jǐn)?shù)據(jù)傳輸協(xié)議，例如V.32和V.32bis期間可能要求的較快的響應(yīng)。
參照圖1，圖1是根據(jù)本發(fā)明圖解表示接口裝置101的第一個實施例的一張總體方框圖。圖1表示了一個DTE102，諸如包含處理器103，例如PowerPC或Pentium處理器的個人電腦、文件服務(wù)器或工作站。通過線路、線纜或總線104把該處理器連接至接口裝置101，該接口裝置進(jìn)一步連接至一條用于數(shù)據(jù)發(fā)送和接收的通信信道(或“信道”)105。諸線路、線纜或總線104可以是任何一種用來連接一臺計算機的裝置，例如ISA或PCI總線或PCMCIA標(biāo)準(zhǔn)兼容槽。下面參照圖3和圖4詳細(xì)討論接口裝置101，該接口裝置實現(xiàn)通常能在調(diào)制解調(diào)器中找到的諸如振鈴檢測、脈沖或音頻撥號以及數(shù)/模轉(zhuǎn)換等功能。處理器103包含或運行通信應(yīng)用程序，例如調(diào)制解調(diào)應(yīng)用程序，通常實現(xiàn)其它調(diào)制解調(diào)功能，諸如調(diào)整(train)、均衡、倒頻(Scrambling)、編碼、譯碼、回波抵消和預(yù)編碼。采用與通信信道105接口的接口裝置101，處理器103可以包含或運行其它通信應(yīng)用程序，例如電話應(yīng)答，以及語音或話音識別或處理。如果被耦連至一條數(shù)字通信信道，例如ISDN，那么處理器103可以包含或運行其它通信應(yīng)用程序，例如一個適用于ISDN終端適配器的程序。
圖2是根據(jù)本發(fā)明圖解表示接口裝置101的第二實施例的一張總體方框圖。如圖2所示，根據(jù)本發(fā)明，接口裝置101已經(jīng)被并入DTE102內(nèi)。例如，可以把接口裝置101實施為一塊電路板、一塊ISA卡、一塊PCMCIA卡或一個集成電路。如圖1所示，還采用任何適當(dāng)?shù)难b置，例如ISA總線、PCI總線或PCMCIA槽把接口裝置101連接或耦連至DTE102的處理器103。繼續(xù)參照圖2，接口裝置101還進(jìn)一步被連接至用于數(shù)據(jù)發(fā)送和接收的通信信道105。與圖1相似，接口裝置101(也被在下文中參照圖3和圖4詳細(xì)討論)實現(xiàn)通常能在調(diào)制解調(diào)器中找到的諸如振鈴檢測、脈沖和音頻撥號以及數(shù)/模轉(zhuǎn)換等功能。同樣，處理器103包含或運行通信應(yīng)用程序，例如調(diào)制解調(diào)應(yīng)用程序下，通常實現(xiàn)其它調(diào)制解調(diào)功能，諸如調(diào)整、均衡、倒頻(Scrambling)、編碼、譯碼、回波抵消和預(yù)編碼。
圖3是一張圖解說明根據(jù)本發(fā)明的接口裝置101的最佳實施例的詳細(xì)方框圖。如圖3所示，接口裝置101被通過總線107，例如ISA或PCI總線耦連至或連接在DTE102內(nèi)，并被耦連至一條用于數(shù)據(jù)發(fā)送和接收的通信信道105。在接口裝置101內(nèi)，信道接口電路106接收在信道105，例如PSTN上發(fā)送的數(shù)據(jù)。該信道接口電路106可以是譬如被稱為“DAA”的撥號(或數(shù)據(jù))接入裝置，DAA在現(xiàn)有技術(shù)中已被了解，并可以由各種分立部件組成，包括模擬復(fù)用器、電阻器、電容器、混合電路以及運算放大器，或者可以整個或部分作為一個集成電路來實施，并實現(xiàn)諸如阻抗匹配、功率電平調(diào)整以及4/2線纜連接相互轉(zhuǎn)換等功能。對于信道接口電路106，使用DAA應(yīng)該是適合于與模擬線路，例如電話線連接，并且在這種情況下，在該信道上發(fā)送以及從該信道接收的信號應(yīng)該是模擬信號。正如參照圖4所討論的那樣，信道接口電路106還可以是其它設(shè)備，例如適合于連接到數(shù)字線路或信道的數(shù)字接口電路，包括被用來連接至數(shù)字設(shè)備，例如ISDN的S/T接口和U接口，并且該信道接口電路起到了諸如數(shù)字?jǐn)?shù)據(jù)格式化的作用。這樣，在該信道上發(fā)送以及從該信道接收的數(shù)據(jù)信號就是數(shù)字信號了。
為了在信道105上傳輸模擬信號，通常把編碼-譯碼器(“codec”)108，或者一個與之等同的模/數(shù)和數(shù)/模變換器，本文稱之為模/數(shù)(“A/D”)變換器(例如SGS Thompson ST7544或7545)連接至信道接口電路106。該編譯碼器(或A/D變換器)(經(jīng)由信道接口電路106)把從信道105接收到的數(shù)據(jù)信號(例如模擬信號)采樣并轉(zhuǎn)換為數(shù)字形式，并把數(shù)字信息轉(zhuǎn)換為在信道105上發(fā)送的數(shù)據(jù)信號(例如模擬信號)。由于在本發(fā)明中A/D變換器和編譯碼器的可互換性或等價性，所以在提到譯碼器或者A/D變換器中的任一個時，應(yīng)該理解為二者中的任一個就是意指并包括另一個。因為ISDN的信道接口電路106將直接接受數(shù)字?jǐn)?shù)據(jù)，所以在ISDN或其它數(shù)字環(huán)境下，通常不需要A/D變換器或編譯碼器108以及接口電路101的其它部分。此外，處理器103，例如摩托羅拉MC68302集成多協(xié)議處理器，通常包含一系列通信控制器，這些通信控制器將把并行的處理器格式的數(shù)據(jù)變換為在信道105上傳輸?shù)拇袛?shù)據(jù)；在這種情況下，總線107和接口120的諸部分，以及存儲器115，例如發(fā)送采樣FIFO114并接收采樣FIFO116，可以被包含在處理器113內(nèi)，如下文所討論的那樣。
接著來看圖3，接口裝置101包括一個存儲器，在最佳實施例中，該存儲器被圖示為叉簧(hook)FIFO(先入，先出)110、振鈴FIFO112、發(fā)送采樣FIFO114以及接收采樣FIFO116?？梢砸愿鞣N形式來實施存儲器115，例如隨機存取存儲器，并且僅為簡便起見，在圖3中把它表示為帶有獨立的諸FIFO。此外，假如該存儲器具有以按序或順序方式，例如以數(shù)字?jǐn)?shù)據(jù)序列的形式來保存所存儲數(shù)據(jù)的容量，那么該存儲器可能具有其它格式，而不是圖示的先入、先出存儲器。存儲器的振鈴FIFO112部分還被耦連至一個一比特量化器118，該量化器被耦連至信道接口電路106，同時叉簧FIFO被表示為直接連接到信道接口電路106。發(fā)送采樣FIFO114和接收采樣FIFO116也被耦連至編譯碼器(或A/D變換器)108。每一個FIFO存儲器電路被連接到機電(或光)接口120，例如ISA、PCI或PCMCIA接口，為了在DTE102內(nèi)適當(dāng)?shù)剡M(jìn)行操作，接口120通常包括一個針對地址選擇的部件(feature)、線路或連接122，以及一個針對IRQ選擇的特性、線路或連接；或者另一方面可能包括一個“即插即用”型芯片或其它此類的集成電路。機電接口120，例如ISA接口、PCI接口或PCMCIA接口，被連接到總線107，例如相應(yīng)的ISA、PCI或PCMCIA總線，用來與一個處理器連接，例如圖1和圖2中的DTE102中的處理器103。每一個FIFO存儲器電路還被經(jīng)由狀態(tài)線路(或總線)126耦連到功能模塊138，用于狀態(tài)監(jiān)視。功能模塊138包括一個時鐘信號發(fā)生器(亦稱之為時鐘，或稱之為時鐘或定時電路)134、中斷發(fā)生器128以及狀態(tài)檢測器136。這些各種各樣的時鐘、中斷和狀態(tài)特性還可以被作為獨立的或集成的部件來實現(xiàn)，可以被組合在其它功能模塊內(nèi)，并且僅為圖示簡便起見，被包括在功能模塊138內(nèi)。包含在功能模塊138內(nèi)的時鐘信號發(fā)生器134、中斷發(fā)生器128以及狀態(tài)檢測器136還可以經(jīng)由線路132耦連至編譯碼器(或A/D變換器)108，經(jīng)由線路130耦連至信道接口電路106，并且經(jīng)由線路(或總線)140連接至機電接口120。
時鐘信號發(fā)生器(或時鐘)134還可以被包含在處理器103內(nèi)。時鐘信號發(fā)生器134被用來為編譯碼器(或A/D變換器)108產(chǎn)生一個穩(wěn)定的時鐘信號，以便編譯碼器(或A/D變換器)108可以以規(guī)則的、固定的、確定的，或相反，預(yù)定的間隔，稱之為第一頻率或確定的頻率，對呼入數(shù)據(jù)信號進(jìn)行采樣，以獲得由連續(xù)的數(shù)字?jǐn)?shù)值流所組成的已接收信號的準(zhǔn)確的數(shù)字表示，并進(jìn)而由連續(xù)的數(shù)字?jǐn)?shù)值流精確地構(gòu)成一個用于傳輸?shù)暮舫鰯?shù)據(jù)信號(例如一個模擬信號)。
接著來看圖3，接口裝置101負(fù)責(zé)通過信道接口電路106接收呼入信號(例如數(shù)據(jù)信號)，由編譯碼器(或A/D變換器)108以第一或確定頻率把該呼入信號抽樣并變換為數(shù)字形式，并在信道105上發(fā)送呼出信號(例如數(shù)據(jù)信號)，由該編譯碼器(或A/D變換器)108亦在第一或確定頻率上從數(shù)字?jǐn)?shù)據(jù)產(chǎn)生該呼出信號。已接收信號的數(shù)字采樣被轉(zhuǎn)換并存儲在接收采樣FIFO116中。由于受到狀態(tài)檢測器136通過狀態(tài)線路(或總線)126的監(jiān)視，當(dāng)足夠的或預(yù)定數(shù)目的采樣已經(jīng)被轉(zhuǎn)換并存儲在接收采樣FIFO116中時，中斷發(fā)生器128產(chǎn)生一個給處理器103的中斷信號(或第一中斷信號)，該中斷信號被經(jīng)由接口(或機電接口)120和總線107發(fā)送給處理器103。第一中斷信號或任何其它等價信號的作用是向處理器103指示，如被編程或嵌入通信應(yīng)用程序和/或操作系統(tǒng)內(nèi)，處理器103應(yīng)該在預(yù)定的時間周期內(nèi)把保存在接收采樣FIFO116中的采樣點讀入處理器存儲器。響應(yīng)第一中斷信號，處理器103被編程以確認(rèn)第一中斷信號，并且從接收采樣FIFO116把諸采樣點讀入處理器存儲器。這樣，接收采樣FIFO116已經(jīng)被清空，并且可由來自編譯碼器(或A/D變換器)108的呼入數(shù)據(jù)來重填。如果以一種不同于FIFO的形式來實施該存儲器，那么存儲在該存儲器中的信息可以被重寫(write over)，或反之，由新的呼入數(shù)據(jù)來修改。
同時地，在相同的中斷周期期間(即，響應(yīng)相同的第一中斷信號)，處理器103可以把數(shù)字?jǐn)?shù)據(jù)寫入發(fā)送采樣FIFO114，通過接口120發(fā)送。來自該處理器的數(shù)字?jǐn)?shù)據(jù)被存儲在發(fā)送采樣FIFO114中，供編譯碼器(或A/D變換器)108以第一或預(yù)定頻率把它轉(zhuǎn)換為用于數(shù)據(jù)發(fā)送的呼出數(shù)據(jù)信號(例如模擬信號)。隨著編譯碼器(或A/D變換器)108從存儲在發(fā)送采樣FIFO中的數(shù)字?jǐn)?shù)據(jù)產(chǎn)生一個呼出數(shù)據(jù)信號，該發(fā)送采樣FIFO被清空，并可以在下一個中斷周期期間由處理器103來重填。另一方面，寫入和存儲數(shù)字?jǐn)?shù)據(jù)以及形成呼出數(shù)據(jù)信號的步驟的先后次序可以是響應(yīng)第二中斷信號，第二中斷信號可以與第一中斷信號的形式相同或不同，或者等同于第一中斷信號。例如，在各種實施例中，可能需要單獨地并獨立于數(shù)據(jù)接收過程來控制數(shù)據(jù)發(fā)送過程，在這種情況下，第二中斷信號在某些方式上應(yīng)該可區(qū)別于第一中斷信號。
在最佳實施例中，對于調(diào)整狀態(tài)的整理(ranging)部分或者先于數(shù)據(jù)發(fā)送和接收的調(diào)整過程，發(fā)送采樣FIFO114和接收采樣FIFO116每一個都有存儲至少18個采樣點的容量，這取決于下列條件2400Hz的V.32bis符號速率，每個符號3個采樣點的7200Hz的采樣時鐘，在每個中斷(或中斷周期)6個符號的速率下，就得出每個中斷18個采樣點。于是該中斷速率處在低于1KHz的400Hz。可以根據(jù)符號速率、采樣速率、所需的數(shù)據(jù)傳輸協(xié)議或標(biāo)準(zhǔn)(例如V.32、V.32bis或V.34)、任一所需的中斷速率以及任一所需的執(zhí)行(例如在諸ASIC中)來修改這些各種參數(shù)的每一個。此外，可以根據(jù)防止?jié)撛诘臄?shù)據(jù)超載和數(shù)據(jù)欠載的所需的保護(hù)等級來增加或降低存儲器的存儲容量。例如，諸中斷信號間較長的間隔將趨向要求發(fā)送和接收存儲器電路具有大于18個采樣點的容量，以避免數(shù)據(jù)超載和欠載情況。在最佳實施例中，對于穩(wěn)態(tài)數(shù)據(jù)傳輸，發(fā)送采樣FIFO114和接收采樣FIFO116每個都有至少存儲90個采樣點以及存儲多達(dá)256個采樣點的容量，具有一個最終的80Hz的中斷速率，以避免數(shù)據(jù)超載(如果該處理器不足夠快地響應(yīng)于該中斷信號，并且呼入數(shù)據(jù)連續(xù)積累)，并且避免數(shù)據(jù)欠載(如果該處理器不足夠快地響應(yīng)于該中斷信號，并且呼出數(shù)據(jù)開始消耗)。
本發(fā)明的最佳實施例還為中斷信號的產(chǎn)生提供了一個動態(tài)可變的頻率(或速率)，并且例如用各自具有容納18個到256個采樣點的容量間變化的容量的發(fā)送采樣FIFO114和接收采樣FIFO116提供動態(tài)變化的存儲容量。實驗研究和仿真已經(jīng)表明在具有其它實時應(yīng)用，例如圖像和聲音回放等所有這些同時要求處理器103可用的多任務(wù)環(huán)境中，采用例如Pentium級的處理器，中斷等待可能明顯增加，并可能處于5到7毫秒的量級。為了在這種環(huán)境下并行工作，在處理器103中實現(xiàn)的軟件調(diào)制解調(diào)器(或其它數(shù)據(jù)通信設(shè)備)應(yīng)該采用某一中斷頻率，該中斷頻率有著足以跨過該等待延時的足夠長的持續(xù)期的周期。但是，采用慢速的中斷頻率，對于各種調(diào)制方式，例如V.32、V.32bis和V.34的初始調(diào)整階段期間的適當(dāng)響應(yīng)，可能存在定時分辨率不足的問題，例如，上述調(diào)制方式對于遠(yuǎn)端回波計算和均衡器調(diào)整可能要求2-5毫秒之內(nèi)的握手響應(yīng)。因此，在最佳實施例中，中斷信號產(chǎn)生的頻率在第一頻率和第二頻率之間的范圍內(nèi)動態(tài)變化。更明確地講，在初始調(diào)整階段的諸部分之間，中斷頻率(或速率)動態(tài)變化，從第一頻率，例如數(shù)據(jù)傳輸方式(或數(shù)據(jù)方式)的最初的較慢的速率，到第二頻率，例如調(diào)整階段各部分的臨時的較快的速率，隨后，中斷頻率再次改變回第一頻率，例如穩(wěn)態(tài)數(shù)據(jù)模式下的較慢的速率。在最佳實施例中，如果任一重新調(diào)整被指示，那么該中斷速率將再次動態(tài)改變?yōu)榈诙l率--對于重新調(diào)整狀態(tài)或步驟的適當(dāng)部分而言較快的速率。
在第一和第二中斷頻率之間的這些轉(zhuǎn)換期間，例如從較慢的到較快的以及從較快的到較慢的中斷頻率，存儲器115的容量(例如(發(fā)送FIFO114和接收FIFO116)的FIFO尺寸或容量)也應(yīng)該動態(tài)變化，以避免數(shù)據(jù)欠載或過載情況。例如，在一個具有較慢的中斷速率的模式期間，例如穩(wěn)態(tài)數(shù)據(jù)傳輸模式，在諸中斷信號之間的周期期間，包括中斷等待時間所涉及的任一時間周期，發(fā)送FIFO114應(yīng)該是足夠大的，具有可用來發(fā)送的足夠的數(shù)據(jù)(以避免發(fā)送時數(shù)據(jù)欠載)，并且接收FIFO116應(yīng)具有足夠的容量來接收呼入數(shù)據(jù)(以避免接收時超載)。結(jié)果是，在從較慢向較快的中斷速率過渡的過程中，發(fā)送FIFO114可能一直包含還沒有被以確定速率發(fā)出的用來發(fā)送的數(shù)據(jù)，并且接收FIFO116可能一直包含還沒有(被處理器103)以不確定的速率讀取的已接收數(shù)據(jù)。在此期間，直到分別通過以確定的速率發(fā)送并由處理器103讀取，新的數(shù)據(jù)已經(jīng)被“排出(drain down)”，并且僅包含可以分別以較高中斷速率來發(fā)送或讀取的數(shù)據(jù)量，新的發(fā)送數(shù)據(jù)才應(yīng)該被加給發(fā)送FIFO114或由接收FIFO116來接收?？梢酝ㄟ^使運行在處理器103中的軟件程序的發(fā)送部分失效來實現(xiàn)這一點，隨后，當(dāng)發(fā)送FIFO114僅包含以較高的中斷速率來發(fā)送的足夠的數(shù)據(jù)時，重新使能上述發(fā)送部分。因為處理器103可以具有甚至以較快的中斷速率讀取所有保存在接收FIFO116中的數(shù)據(jù)的容量，所以對于數(shù)據(jù)接收的中斷頻率中的這種過渡，可能不需要附加的步驟，并且可能不需要改變或中斷數(shù)據(jù)接收。
類似的條件還適用于從較快的中斷頻率向較慢的穩(wěn)態(tài)中斷頻率的過渡。對于較慢的頻率，需要附加的數(shù)據(jù)填充發(fā)送FIFO114，這樣一來，在下一個(較慢速率)中斷信號，在發(fā)送FIFO114中將存在可用來發(fā)送的數(shù)據(jù)，以避免一種由于網(wǎng)絡(luò)連接的潛在損耗造成的數(shù)據(jù)欠載情況。因此，對于這個過渡，發(fā)送FIFO114被用附加數(shù)據(jù)“填塞(padded)”，例如，事先用待發(fā)送的下一個序列采樣點來填充發(fā)送FIFO114。隨著呼入數(shù)據(jù)到達(dá)，接收FIFO116將或應(yīng)該自動填滿。
此外，在最佳實施例中，在各種FIFO的容量上的這些改變以及中斷頻率上的變化還可能潛在地影響在調(diào)整步驟期間所作出的根據(jù)經(jīng)驗的判斷。例如，根據(jù)各種信號如何快地被處理器103所檢測和響應(yīng)、給出的中斷信號的可變速率、遠(yuǎn)端位置處的發(fā)送設(shè)備，例如另一個調(diào)制解調(diào)器，可以推導(dǎo)出一個誤差計算，計算出在它的均衡器的遠(yuǎn)端回波計算中所采用的大致的旅行時延。結(jié)果是，在最佳實施例中，在均衡器調(diào)整期間，可以采用較慢的穩(wěn)態(tài)中斷速率，而不采用其它調(diào)整步驟的較快的速率。由于可變的FIFO尺寸，所以類似的條件還應(yīng)用于由處理器103完成的近端回波計算。結(jié)果是，也可以測量、經(jīng)驗性地判斷或反之，在均衡器調(diào)整期間所作出的計算中考慮由較大的或較小的FIFO容量所引起的可能的延時。
動態(tài)變化的存儲器容量以及動態(tài)變化的中斷頻率還可以適用于ISDN或其它數(shù)字網(wǎng)絡(luò)環(huán)境。例如，在數(shù)字通信網(wǎng)絡(luò)中通常采用的“握手”或其它初始化過程或模式可能需要這種變化的存儲容量和變化的中斷頻率。
本發(fā)明的最佳實施例還嵌入了各種防衛(wèi)或恢復(fù)機制，以抵消由于采用用于數(shù)據(jù)發(fā)送或接收的處理器(例如處理器103)或計算機(例如DTE102)而可能遇到諸情況或問題。例如，計算機內(nèi)的各種程序有時相互干擾，引起通信系統(tǒng)故障或計算機系統(tǒng)故障，諸如，例如造成該計算機對外部激勵(例如鍵盤或鼠標(biāo))不響應(yīng)，或造成該計算機有一個一般保護(hù)錯誤，“崩潰”或死鎖(seize)，并可能需要該操作系統(tǒng)的重新設(shè)置或重新啟動。(正如本文所使用的那樣，“通信系統(tǒng)”是采用通信程序或其它通信軟件的或運行于其下的處理器103(或DTE102)連同接口裝置101的組合，并且可以被看作是整個計算機或處理器系統(tǒng)的一部分或子集)。在任何這類通信系統(tǒng)故障或其它“災(zāi)難性”故障發(fā)生的情況下，在最佳實施例中，狀態(tài)檢測器136通過狀態(tài)線路126監(jiān)視發(fā)送采樣FIFO114和接收采樣FIFO116的狀態(tài)，以確定是否處理器103已經(jīng)響應(yīng)于諸中斷信號，并且是否已經(jīng)在預(yù)定時間周期內(nèi)從接收采樣FIFO116中讀取，或者已經(jīng)寫入發(fā)送采樣FIFO114中。如果狀態(tài)檢測器136已經(jīng)確定或檢測到某一預(yù)定時間周期內(nèi)，例如3秒，不存在任何這種活動，狀態(tài)檢測器136確定通信系統(tǒng)故障已經(jīng)發(fā)生，并且在線路130上產(chǎn)生一個給信道接口電路106的狀態(tài)信號，該狀態(tài)信號指明信道接口電路106應(yīng)該摘掉(drop)線路并終止通信，例如使某一中繼(relay)打開，在簧(go on hook)，并摘掉線路或呼叫。
在最佳實施例中，還采用狀態(tài)線路126，狀態(tài)檢測器136還確定是否數(shù)據(jù)超載情況可以存在于接收采樣FIFO116中，以及是否數(shù)據(jù)欠載情況可以存在于發(fā)送采樣FIFO114中。如果這種數(shù)據(jù)欠載情況、數(shù)據(jù)超載情況或者其它數(shù)據(jù)誤差情況(分別并總稱為“數(shù)據(jù)容量情況”)存在，或者如果這些數(shù)據(jù)容量情況持續(xù)某一預(yù)定時間周期或超過某一預(yù)定門限，狀態(tài)檢測器136將產(chǎn)生一個狀態(tài)信號，表明一種誤差情況，以復(fù)位接收采樣FIFO116和發(fā)送采樣FIFO114，并重新調(diào)整該通信系統(tǒng)(例如，作為接口裝置101的通信系統(tǒng)，該接口裝置與帶有通信程序，例如調(diào)制解調(diào)應(yīng)用程序的DTE102共同工作)。當(dāng)采用一種一致的數(shù)據(jù)調(diào)制過程時，因為例如在數(shù)據(jù)欠載情況下的失去適當(dāng)?shù)男蛄泻屯交蛘咴跀?shù)據(jù)過載情況下潛在丟失數(shù)據(jù)，所以可能需要通信系統(tǒng)的這種復(fù)位和重新調(diào)整。在最佳實施例中，狀態(tài)檢測器136引起復(fù)位和重新調(diào)整，并且在不帶來通信損耗的條件下這樣做，例如不脫離(dropping)通信線路。
接著來看圖3，在檢測用于數(shù)據(jù)接收的呼入振鈴信號時采用振鈴FIFO112和一比特量化器118。一種典型的振鈴信號可以有著例如20到60Hz之間的頻率，該頻率具有特定的節(jié)律(cadence)(斷斷續(xù)續(xù)的序列(onand off sequence))和相當(dāng)高的電壓。對于一個呼入振鈴信號，在最佳實施例中一比特量化器118以1KHz的速率對該信號進(jìn)行采樣，并且如果呼入信號的值大于某一預(yù)定門限，例如在最佳實施例中的30V，就產(chǎn)生數(shù)字1(一)；并且如果呼入信號的值小于或等于該預(yù)定門限，就產(chǎn)生數(shù)字0(零)。一比特量化器118產(chǎn)生一個比特流，該比特流被傳送至并存儲在存儲器115的振鈴FIFO112部分。在最佳實施例中，振鈴FIFO112有32比特的容量，用來存儲32毫秒的信息。當(dāng)振鈴FIFO112達(dá)到預(yù)定容量，例如32比特時，一個經(jīng)由狀態(tài)線路126從振鈴FIFO112到中斷發(fā)生器128的狀態(tài)信號被產(chǎn)生。另一方面，狀態(tài)檢測器136否則可以以預(yù)定間隔，例如每隔10毫秒監(jiān)視振鈴FIFO112的狀態(tài)，并確定是否振鈴FIFO112已經(jīng)達(dá)到預(yù)定容量。當(dāng)正如狀態(tài)信號，或者其它狀態(tài)檢測，或者監(jiān)視所確定的那樣，振鈴FIFO112已經(jīng)達(dá)到預(yù)定容量時，中斷發(fā)生器128產(chǎn)生一個中斷信號，該中斷信號被通過接口(或機電接口)120和總線107發(fā)送給處理器103。該中斷信號可能不同于、相同于或類似于第一中斷信號(和/或第二中斷信號)。因此，根據(jù)所需的執(zhí)行，可以把表示振鈴FIFO112狀態(tài)的中斷信號稱作第一、第二或第三中斷信號。采用調(diào)制解調(diào)或其它通信應(yīng)用軟件的處理器103就處理該比特流，檢測一個有效的呼入振鈴信號。例如，一個有效的呼入振鈴信號應(yīng)該是一個數(shù)字1的序列，接著是一個數(shù)字0的序列，等等……，表示有效呼入振鈴信號的特定節(jié)律和電壓。
對于呼出撥號，接口裝置1可以采用雙音多頻(“DTMF”)或脈沖撥號。對于DTMF，可以由從處理器103到發(fā)送采樣FIFO114的適當(dāng)?shù)臄?shù)字撥號信息的傳輸來完成撥號，由編譯碼器或A/D變換器108把該數(shù)字撥號信息處理為一個呼出信號(例如一個呼出模擬信號)。在最佳實施例中，由從處理器103到叉簧FIFO110的適當(dāng)?shù)臄?shù)字信息的傳遞來完成脈沖撥號，該信息應(yīng)該指示離簧并包含適當(dāng)?shù)拿}沖撥號序列。例如，某一特定的、預(yù)定的數(shù)字0和1組成的比特流應(yīng)該通過在信道接口電路106中打開和關(guān)閉一個適當(dāng)?shù)闹欣^來表示離簧。通過發(fā)出預(yù)限定比特的某一特定序列來完成脈沖撥號。該特定序列表明所需的撥號節(jié)奏，例如，3個在簧/離簧序列，隨后是靜默，靜默之后是2個在簧/離簧序列。在典型的脈沖撥號中，中繼？被正常關(guān)閉，導(dǎo)致高電壓(邏輯1)。在最佳實施例中，如果該處理器沒有把數(shù)據(jù)寫入叉簧FIFO中超過32毫秒，叉簧FIFO110將使一個默認(rèn)打開，切斷該呼叫，以避免信道105上的振蕩。
接著來看圖3，根據(jù)所需的執(zhí)行，機電接口120通常將包含一個IRQ選擇線路或部件124以及一個地址選擇線路或部件122，用于與主處理器或計算機適當(dāng)?shù)亟涌凇Ｔ摰刂愤x擇線路或部件124把各種地址映射到諸如發(fā)送采樣FIFO114和接收采樣FIFO116這類部件(item)中。IRQ選擇線路或部件122向處理器或計算機提供唯一的中斷線路，以避免與其它板、卡的潛在沖突。通常都通過卡或板的接口上的開關(guān)來實現(xiàn)地址選擇部件122和IRQ選擇部件124。等效地，可以通過目前已知的集成電路，例如“即插即用”芯片來實現(xiàn)這些部件。
圖4是根據(jù)本發(fā)明圖解表示用來與數(shù)字網(wǎng)絡(luò)接口的接口裝置的另一個實施例的方框圖。功能上虛擬等同于上文討論的接口裝置101，而不是具有用于與模擬網(wǎng)絡(luò)，例如PSTN接口的信道接口電路106(例如DAA)，圖4中的接口裝置150包括一個數(shù)字接口電路140，例如S/T接口或者U接口，用于在數(shù)字信道例如ISDN上以數(shù)字形式進(jìn)行數(shù)據(jù)傳輸。在這種方式下，本發(fā)明的接口裝置除了在模擬信道上實現(xiàn)通信功能，例如作為一個模擬或數(shù)字調(diào)制解調(diào)器或者作為一個電話應(yīng)答機來工作之外，還可以作為一個ISDN終端適配器來工作，或者在數(shù)字信道上實現(xiàn)其它通信功能。因此，如本文所用，信道接口電路106應(yīng)該被理解為意味著且指的是它的各種模擬或數(shù)字實施例或副本，并且以上這些都包括在它的范圍內(nèi)，例如數(shù)字接口裝置(用來連接到一條數(shù)字信道)，例如一個S/T或U接口，或者一個模擬接口裝置，例如DAA。如上所述，在數(shù)字環(huán)境中，圖3中所示的編譯碼器108的模擬采樣和數(shù)字變換功能不是必需的，因此，在圖4中沒有畫出這樣一個編譯碼器。相反，數(shù)字接口電路140連同處理器103一起實現(xiàn)所有必需的數(shù)字成幀、信令以及其它數(shù)字傳輸功能。
圖5是圖解表示根據(jù)本發(fā)明的接口裝置101的詳細(xì)方框圖，該接口裝置101被耦連至在模塊210中帶有調(diào)制解調(diào)或其它通信應(yīng)用軟件程序的計算機200，目的是圖解表示與接口裝置101的工作相對應(yīng)的計算機或處理器的工作。響應(yīng)一個可以指示需要傳輸數(shù)據(jù)的中斷信號，該調(diào)制解調(diào)或其它通信應(yīng)用軟件模塊210在數(shù)據(jù)入口線路(data-in line)211上從存儲器中的一個文件接收數(shù)字?jǐn)?shù)據(jù)，并完成各種調(diào)制解調(diào)或通信功能，例如預(yù)編碼、數(shù)據(jù)壓縮、濾波、插值、倒頻以及編碼，把該數(shù)字?jǐn)?shù)據(jù)變換為處理后的數(shù)字?jǐn)?shù)據(jù)，該處理后的數(shù)字?jǐn)?shù)據(jù)具有一種適合于由編譯碼器或A/D變換器108以及信道接口電路106，或者由數(shù)字接口電路140來進(jìn)行任意附加處理的形式。這個處理后的數(shù)字?jǐn)?shù)據(jù)被傳送到輸出緩沖器215。在最佳實施例中，在調(diào)整過程的整理部分期間作為一種調(diào)制解調(diào)軟件進(jìn)行工作的軟件模塊210應(yīng)該處理6個信息符號，并且輸出緩沖器215相應(yīng)地應(yīng)該存儲18個采樣點；并且在穩(wěn)態(tài)數(shù)據(jù)傳輸期間，應(yīng)該處理30個信息符號，并且輸出緩沖器215相應(yīng)地也應(yīng)該存儲90個采樣點。然后軟件輸入/輸出驅(qū)動器220把處理后的數(shù)字?jǐn)?shù)據(jù)傳遞給接口裝置101的總線107，用來存儲在發(fā)送采樣FIFO114中，并用來由編譯碼器(或A/D變換器)108(或數(shù)字接口電路140)來處理，并在信道105上發(fā)送。
同樣，響應(yīng)于一個表明呼入數(shù)據(jù)可用來處理的中斷信號，還可以由計算機200(或處理器103)來處理來自接收采樣FIFO116的已接收的采樣后數(shù)字?jǐn)?shù)據(jù)。軟件輸入/輸出驅(qū)動器220從接收采樣FIFO116獲得接收到的采樣后的數(shù)字?jǐn)?shù)據(jù)，把接收采樣FIFO116清空，并且存儲在呼入緩沖器225中處理的接收到的采樣后數(shù)據(jù)，供軟件模塊210處理。在最佳實施例中，輸入緩沖器225還具有存儲18到90個采樣點的容量。作為調(diào)制解調(diào)軟件工作的軟件模塊210在已接收的采樣點上實現(xiàn)各種調(diào)制解調(diào)功能，例如回波抵消、定時和載波頻率偏移均衡、其它信道均衡、濾波、解調(diào)制、譯碼以及去倒頻，以在數(shù)據(jù)出口線路(data-out line)212上產(chǎn)生數(shù)字?jǐn)?shù)據(jù)輸出，輸出到存儲器中的一個文件。軟件模塊210還可以包括能夠用于數(shù)據(jù)壓縮和糾錯的V.42、V.42bis或者其它數(shù)據(jù)、視頻或多媒體協(xié)議。
接著看圖5，可以由軟件模塊210相應(yīng)地來完成振鈴檢測和脈沖撥號步驟。軟件輸入/輸出驅(qū)動器220從振鈴FIFO112獲得采樣后數(shù)據(jù)，并把該數(shù)據(jù)存儲在振鈴檢測緩沖器230中，供軟件模塊210處理。脈沖撥號數(shù)據(jù)被從軟件模塊210傳遞到脈沖撥號緩沖器235，然后由軟件輸入/輸出驅(qū)動器220傳遞到叉簧FIFO110。
總之，圖3至圖5揭示了一種用來在處理器103和通信信道105之間接口，進(jìn)行數(shù)據(jù)發(fā)送和接收的裝置，處理器103可工作于帶有一個通信應(yīng)用程序，例如調(diào)制解調(diào)或終端適配器應(yīng)用程序的數(shù)據(jù)終端設(shè)備102中。接口裝置101包括第一，信道接口電路106，可耦連至通信信道105，用于接收數(shù)據(jù)信號以形成一個呼入數(shù)據(jù)信號并且用于發(fā)送來自一個呼出數(shù)據(jù)信號的數(shù)據(jù)信號；第二，存儲器115，被耦連至信道接口電路106以存儲多個數(shù)字?jǐn)?shù)據(jù)序列；第三，編譯碼器108，被耦連至存儲器115，并進(jìn)而被耦連至信道接口電路106，以第一頻率(通常為某一確定頻率)周期性地對呼入數(shù)據(jù)信號進(jìn)行采樣，來構(gòu)成一個呼入已采樣數(shù)據(jù)序列，并把該呼入已采樣數(shù)據(jù)序列傳送到存儲器115，并從存儲器115接收一個呼出數(shù)字?jǐn)?shù)據(jù)序列，并把該呼出數(shù)字?jǐn)?shù)據(jù)序列變換為呼出數(shù)據(jù)信號；第四，中斷信號發(fā)生器128，被耦連至存儲器115，以產(chǎn)生第一中斷信號，并把該第一中斷信號發(fā)送給處理器103；以及第五，接口電路120，被耦連至存儲器115和中斷信號發(fā)生器128，該接口電路120進(jìn)一步可耦連至處理器103，用于處理器103和存儲器115之間的數(shù)據(jù)傳遞，并且用于第一中斷信號向處理器103的傳輸。中斷信號發(fā)生器128也可以進(jìn)一步作出響應(yīng)，產(chǎn)生第一中斷信號，表明出現(xiàn)了供處理的第一個預(yù)定量的數(shù)字?jǐn)?shù)據(jù)，并且/或者表明不存在供傳輸?shù)牡诙€預(yù)定量的數(shù)字?jǐn)?shù)據(jù)。中斷信號發(fā)生器128也可以進(jìn)一步作出響應(yīng)，產(chǎn)生第二中斷信號(該信號可以是等同于或不同于第一中斷信號)，表明出現(xiàn)了呼入振鈴信號，在這種情況下，為了把第二中斷信號發(fā)送到處理器，接口電路120進(jìn)一步被耦連至處理器。通常是以第二頻率來產(chǎn)生各種第一和第二終端信號，該第二頻率通常是一個不確定的或可變的頻率。
最佳實施例也可以包括一個狀態(tài)檢測器136，該狀態(tài)檢測器被耦連至存儲器115和中斷信號發(fā)生器128，進(jìn)而被耦連至信道接口電路106，該狀態(tài)檢測器作出響應(yīng)，檢測存儲器115中的數(shù)據(jù)容量情況，并且響應(yīng)于對存儲器115中數(shù)據(jù)容量情況的檢測，狀態(tài)檢測器136產(chǎn)生一個狀態(tài)信號，復(fù)位存儲器115，并且開始該通信系統(tǒng)的重新調(diào)整過程。狀態(tài)檢測器136還可以作出響應(yīng)，檢測通信系統(tǒng)故障，并且根據(jù)這個檢測作出響應(yīng)，產(chǎn)生一個狀態(tài)信號，終止與通信信道105的連接。
再者，在接口裝置101的最佳實施例中，中斷信號發(fā)生器128進(jìn)一步作出響應(yīng)，在調(diào)整模式的第一部分，例如整理部分期間，以第一中斷頻率產(chǎn)生第一中斷信號。在調(diào)整模式的第二部分，例如諸調(diào)整狀態(tài)或過程的其余部分期間，以第二中斷頻率產(chǎn)生第一中斷信號，并且在數(shù)據(jù)模式期間，例如在穩(wěn)態(tài)數(shù)據(jù)傳輸期間，以第二中斷頻率產(chǎn)生第一中斷信號。此外，在最佳實施例中，存儲器115的容量作為中斷頻率的一個函數(shù)來變化。更明確地講，存儲容量可以在第一容量和第二容量之間變化，當(dāng)該中斷信號是以第一中斷頻率產(chǎn)生時，第一容量出現(xiàn)；當(dāng)該中斷信號是以第二中斷頻率產(chǎn)生時，第二容量出現(xiàn)。
圖6是一張圖解表示根據(jù)本發(fā)明的接收數(shù)據(jù)接口方法的流程圖。該過程開始于接收數(shù)據(jù)信號的起始步驟300，類似于圖3中由信道接口電路106完成的處理。然后，在步驟305，類似于圖3中的編譯碼器(或A/D變換器)108提供的處理，以第一個確定的或預(yù)定的頻率周期性地對已接收的數(shù)據(jù)信號進(jìn)行采樣，并把它轉(zhuǎn)換為數(shù)字形式，作為采樣后的數(shù)字?jǐn)?shù)據(jù)，構(gòu)成一個已接收的采樣后數(shù)據(jù)序列。對于數(shù)字網(wǎng)絡(luò)上的數(shù)據(jù)接收，如果呼入數(shù)據(jù)已經(jīng)處在數(shù)字格式并且不需要另一個變換，就可以省略步驟305。然后，在步驟310，接收到的采樣后數(shù)字?jǐn)?shù)據(jù)序列存儲在存儲器，例如圖3中的接收采樣FIFO116中。然后在步驟315，該方法確定是否存儲器已經(jīng)達(dá)到了某一預(yù)定容量，例如18或90個采樣點，并且如果已經(jīng)達(dá)到了存儲容量，那么在步驟320，一個中斷信號被產(chǎn)生并被發(fā)送到該處理器，正如由圖3中的狀態(tài)檢測器136和中斷發(fā)生器128所提供的處理。如果在步驟315中沒有達(dá)到存儲容量，那么該方法重復(fù)并返回步驟305，采樣并轉(zhuǎn)換該接收到的信號為數(shù)字形式，并且在步驟310把接收到的采樣后數(shù)字?jǐn)?shù)據(jù)存儲在存儲器中。再者，在數(shù)字網(wǎng)絡(luò)環(huán)境中，該方法還應(yīng)該重復(fù)，但是應(yīng)該返回步驟310，把接收到的采樣后數(shù)字?jǐn)?shù)據(jù)存儲在存儲器中。在這個過程中，在步驟325，該方法還可以對接收到的信號進(jìn)行量化，用于檢測呼入振鈴信號，并且在步驟330，還以一種類似于由一比特量化器118和振鈴FIFO112完成的處理的方式，把該量化后的數(shù)據(jù)存儲在存儲器中。該方法在步驟335判斷是否呼入振鈴存儲器，例如振鈴FIFO112已經(jīng)達(dá)到了某一預(yù)定容量；如果是這樣，那么在步驟320，也產(chǎn)生一個中斷信號。如果該呼入振鈴存儲器仍沒有達(dá)到某一預(yù)定容量，那么該過程重復(fù)，返回步驟325。當(dāng)一個中斷信號已經(jīng)被產(chǎn)生時，從步驟320出發(fā)，該過程以第二且通常是不確定的頻率，把采樣后數(shù)據(jù)信號或者量化后的呼入振鈴信息傳遞給處理器供處理，例如解調(diào)制、譯碼、均衡、糾錯以及其它調(diào)制解調(diào)操作或通信功能。在步驟345，該過程判斷是否該呼入信號已經(jīng)停止，即，已經(jīng)到達(dá)了呼入信號的末尾，例如一個表示該傳輸?shù)哪┪驳念A(yù)定的比特序列，并且沒有更多的信息將被接收到。如果在步驟345仍沒有到達(dá)該傳輸?shù)哪┪?，也就是說，更多的信息正在被接收，那么該過程重復(fù)并返回步驟305(或?qū)τ跀?shù)字通信系統(tǒng)而言是返回步驟310)。如果已經(jīng)到達(dá)了傳輸?shù)哪┪?，這樣一來，在步驟345中沒有更多的信息正在被接收，那么在步驟350，該過程結(jié)束。
又如圖6所示(并且相應(yīng)地如圖7所示)，在最佳實施例的接收數(shù)據(jù)過程期間，類似于由圖3中的狀態(tài)檢測器136所完成的處理，各種狀態(tài)檢測過程也正在發(fā)生。在步驟355，該過程監(jiān)視通信系統(tǒng)故障或其它災(zāi)難性事件，并監(jiān)視數(shù)據(jù)容量(過載和欠載)條件。如果在步驟360中一個通信系統(tǒng)故障或其它災(zāi)難性事件已經(jīng)發(fā)生，那么在步驟365，該方法終止通信，并在步驟350結(jié)束該過程。如果在步驟370，一個數(shù)據(jù)容量條件已經(jīng)發(fā)生，或者任何其它可能造成無序或失去同步的事件已經(jīng)發(fā)生，那么在步驟375，該過程提供對存儲器復(fù)位并重新調(diào)整該通信系統(tǒng)，并返回接收數(shù)據(jù)的過程--步驟305(或者對于數(shù)字通信系統(tǒng)，是步驟310)。
圖7是一張圖解表示根據(jù)本發(fā)明的發(fā)送數(shù)據(jù)接口方法的流程圖。該方法在起始步驟400，把通常以一個不確定的或可變的速率或頻率從處理器接收數(shù)字?jǐn)?shù)據(jù)序列作為開始。在步驟410，該數(shù)字?jǐn)?shù)據(jù)序列被存儲在存儲器，例如圖3的發(fā)送采樣FIFO114中。類似于由編譯碼器(或A/I)變換器)108以及圖3中的信道接口電路106，或者由圖4中的數(shù)字接口電路140來完成的處理，在步驟415，該數(shù)字?jǐn)?shù)據(jù)序列(通常被以某一確定頻率)變換為呼出數(shù)據(jù)信號，并且在步驟420被在信道上發(fā)送。該過程還確定是否已經(jīng)從處理器接收到脈沖撥號信息，并且如果是這樣，那么在步驟425，該脈沖撥號信息被存儲在存儲器中，并被在信道上發(fā)送，正象在采用叉簧FIFO110所完成的處理中的那樣。該過程連續(xù)進(jìn)行到步驟435，在該步驟中，該方法確定是否更多的數(shù)據(jù)被存儲在存儲器中，并可用來在信道上發(fā)送，如果在步驟435中更多的數(shù)字?jǐn)?shù)據(jù)被存儲并可用于發(fā)送，那么該過程重復(fù)并返回步驟415，把該數(shù)字?jǐn)?shù)據(jù)序列變換為一個用于發(fā)送的呼出數(shù)據(jù)信號。如果在步驟435中沒有更多的數(shù)據(jù)被存儲并可用于傳送，那么在步驟440，該過程確定是否最后的已接收數(shù)字?jǐn)?shù)據(jù)表示一個發(fā)送的結(jié)束。如果在步驟440，從處理器接收到的最后的信息不表示發(fā)送的結(jié)束，那么在步驟450，該方法繼續(xù)產(chǎn)生一個給該處理器的中斷信號，使之接收更多的用于發(fā)送的數(shù)字?jǐn)?shù)據(jù)，并且該過程重復(fù)，返回到步驟410。如果在步驟440中從處理器接收的最后的數(shù)據(jù)的確表明發(fā)送結(jié)束，那么該過程結(jié)束于步驟460。
對應(yīng)于圖6中所示的數(shù)據(jù)接收，圖7也圖示了在最佳實施例中發(fā)送數(shù)據(jù)過程期間所發(fā)生的各種狀態(tài)檢測過程，這些狀態(tài)檢測過程類似于由圖3中的狀態(tài)檢測器136所完成的處理。在步驟465中，該過程監(jiān)視通信系統(tǒng)故障或其它災(zāi)難性事件，并監(jiān)視數(shù)據(jù)容量條件。如果在步驟470中已經(jīng)發(fā)生了一個通信系統(tǒng)故障或其它災(zāi)難性事件，那么在步驟475，該方法終止通信，并在步驟460結(jié)束該過程。如果在步驟480中一個數(shù)據(jù)容量條件或者任何其它可能造成無序或失去同步的事件已經(jīng)發(fā)生，那么在步驟485，該過程提供對存儲器的復(fù)位并重新調(diào)整該通信系統(tǒng)，并且在步驟410返回發(fā)送數(shù)據(jù)的過程，正在從處理器接收數(shù)據(jù)并且把數(shù)據(jù)存儲在存儲器中。
如上所述，本發(fā)明的數(shù)據(jù)接收和數(shù)據(jù)發(fā)送部分可以獨立工作。沒有被圖示在圖6和圖7中，數(shù)據(jù)發(fā)送和數(shù)據(jù)接收功能也可以以串聯(lián)或某些其它相關(guān)的方式工作，例如同時以全雙工調(diào)制解調(diào)器或終端適配器運作方式來工作。為了概括這種雙運作，本發(fā)明包括一種在用于數(shù)據(jù)發(fā)送和接收的處理器和通信信道間進(jìn)行接口的方法，該處理器可工作于帶有一個通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備中。該方法包括第一，(a)在步驟300，從通信信道接收一個數(shù)據(jù)信號，以形成一個接收到的數(shù)據(jù)信號；(b)在步驟305，以第一頻率周期性地對接收到的數(shù)據(jù)信號進(jìn)行采樣，以形成一個接收到的采樣后數(shù)據(jù)序列；(c)在步驟310，把接收到的采樣后數(shù)據(jù)序列存儲在存儲器中；并且(d)在步驟340，以第二頻率周期性地把接收到的采樣后數(shù)據(jù)從存儲器傳遞到處理器；并且第二，(e)在步驟340，以第二頻率周期性地把一個數(shù)字?jǐn)?shù)據(jù)序列從處理器傳遞到存儲器；(f)在步驟410，把該數(shù)字?jǐn)?shù)據(jù)序列存儲在存儲器中；(g)在步驟415，以第一頻率周期性地把該數(shù)字?jǐn)?shù)據(jù)序列傳遞給編譯碼器，以產(chǎn)生一個呼出數(shù)據(jù)信號；(h)在步驟420，在通信信道上發(fā)送該呼出數(shù)據(jù)信號；并且(i)在步驟320和450，產(chǎn)生一個給處理器的中斷信號。此外，該方法還可以包括步驟(j)從通信信道接收并檢測一個呼入振鈴信號，包括(1)在步驟325，對從通信信道接收的呼入振鈴信號的電平進(jìn)行量化，以形成數(shù)字振鈴信息；(2)在步驟330中，把數(shù)字振鈴信息存儲在存儲器中；(3)在步驟320和340，響應(yīng)于該中斷信號，以第二頻率周期性地把該數(shù)字振鈴信息從存儲器傳遞到處理器。本發(fā)明的發(fā)送部分也可以包括步驟(k)，檢測是否該數(shù)字?jǐn)?shù)據(jù)序列是脈沖撥號信息，并且在該數(shù)字?jǐn)?shù)據(jù)序列是脈沖撥號信息的情況下，在步驟425，在信道上傳遞相應(yīng)的撥號脈沖。該發(fā)送和接收方法還包括步驟(l)，重復(fù)步驟(a)到(d)(內(nèi)含a和d)，以及步驟(i)，直到接收的數(shù)據(jù)信號已經(jīng)停止；以及步驟(m)，重復(fù)步驟(e)到(i)(內(nèi)含e和i)，直到從處理器傳遞來的數(shù)字?jǐn)?shù)據(jù)的終止序列已經(jīng)被傳遞到存儲器。再者，當(dāng)數(shù)據(jù)接收和數(shù)據(jù)發(fā)送將發(fā)生時，步驟(a)到(d)(內(nèi)含a和d)就與步驟(e)到(i)(內(nèi)含e和i)同時發(fā)生。最后，該發(fā)送和接收方法可以包括步驟(n)，檢測數(shù)據(jù)容量情況，并根據(jù)這種檢測，產(chǎn)生一個狀態(tài)信號來復(fù)位存儲器，并開始通信系統(tǒng)的重新調(diào)整步驟；以及步驟(o)檢測通信系統(tǒng)故障，并根據(jù)檢測結(jié)果，產(chǎn)生一個狀態(tài)信號來終止與通信信道的連接。
如上所示，本發(fā)明的接口裝置和方法判明數(shù)據(jù)傳輸速率以及處理速率的失配，并提出一種對應(yīng)于相應(yīng)的瓶頸問題的方案。響應(yīng)于一個表明需要發(fā)送數(shù)據(jù)的中斷信號，該處理器可以以更高的處理器速率或頻率，把與目前通常以較低的數(shù)據(jù)傳輸速率發(fā)送的數(shù)據(jù)相比，較多的數(shù)據(jù)發(fā)送到發(fā)送采樣FIFO114，供短期存儲。相應(yīng)地，以較低的數(shù)據(jù)發(fā)送速率接收的呼入數(shù)據(jù)將已經(jīng)被存儲在接收采樣FIFO116中，隨后可以由該處理器以較高的或較快的處理器速率或頻率對其整體進(jìn)行處理。
在此期間，再者，既不要求該處理器也不要求接口裝置延遲或等待另一方來實現(xiàn)自己的功能，從而優(yōu)化整個性能。例如，在由呼入采樣點填滿接收采樣FIFO116所需要的時間期間，處理器可能正在完成其它應(yīng)用功能。相應(yīng)地，對于數(shù)據(jù)發(fā)送，該處理器可以快速填滿發(fā)送采樣FIFO114，然后該發(fā)送采樣FIFO存儲以較低的數(shù)據(jù)傳輸速率傳輸?shù)男畔?。在發(fā)送數(shù)據(jù)的同時，該處理器還可以同時執(zhí)行其它應(yīng)用程序，不會由于可用來處理的已接收數(shù)據(jù)太少或者可用來發(fā)送的已處理數(shù)據(jù)太多而導(dǎo)致一種瓶頸型的情況。本發(fā)明的裝置和方法還提出了各種從通信系統(tǒng)故障恢復(fù)的方案，以及從各種數(shù)據(jù)容量情況或其它數(shù)據(jù)誤差情況恢復(fù)的方案。
我們將從上文看出，在不背離本發(fā)明的新穎概念的主旨和范圍的條件下，多種變化和修改可以是有效的。應(yīng)該懂得，不想或者不應(yīng)該推測在本文所示的具體方法和裝置方面沒有限制。當(dāng)然想用附帶的權(quán)利要求覆蓋所有這些落入本權(quán)利要求范圍內(nèi)的修改。利用下面的權(quán)利要求對本發(fā)明作出進(jìn)一步的限定。
權(quán)利要求
1.在處理器和用于數(shù)據(jù)發(fā)送和接收的通信信道之間進(jìn)行接口的接口裝置，該處理器可工作在帶有通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備中，該接口裝置與數(shù)據(jù)終端設(shè)備一起構(gòu)成了一個通信系統(tǒng)，該接口裝置包括一個與通信信道相耦連的信道接口電路，該通信信道用于數(shù)據(jù)信號的接收，以構(gòu)成一個呼入數(shù)據(jù)信號，并用于來自一個呼出數(shù)據(jù)信號的數(shù)據(jù)信號的發(fā)送；一個耦連到信道接口電路的存儲器，以存儲多個數(shù)字?jǐn)?shù)據(jù)序列；一個耦連到存儲器并且進(jìn)一步耦連到信道接口電路的編譯碼器，以第一頻率周期性地對呼入數(shù)據(jù)信號進(jìn)行采樣，以形成一個呼入已采樣數(shù)據(jù)序列，并把該呼入已采樣數(shù)據(jù)序列傳遞到存儲器，并從該存儲器接收一個呼出數(shù)字?jǐn)?shù)據(jù)序列，并把呼出數(shù)字?jǐn)?shù)據(jù)序列變換為呼出數(shù)據(jù)信號；一個中斷信號發(fā)生器，被耦連到存儲器以產(chǎn)生第一中斷信號并把該第一中斷信號發(fā)送到處理器；以及一個接口電路，被耦連到存儲器和中斷信號發(fā)生器，該接口電路進(jìn)一步可耦連到處理器，用于處理器和存儲器之間的數(shù)據(jù)傳遞以及第一中斷信號向處理器的發(fā)送。
2.權(quán)利要求1的接口裝置，其中，第一頻率是一個確定的頻率。
3.權(quán)利要求1的接口裝置，其中，中斷信號發(fā)生器進(jìn)一步作出響應(yīng)，產(chǎn)生第一中斷信號，表明出現(xiàn)了供處理的第一預(yù)定數(shù)字?jǐn)?shù)據(jù)量。
4.權(quán)利要求1的接口裝置，其中，中斷信號發(fā)生器進(jìn)一步作出響應(yīng)，產(chǎn)生第一中斷信號，表明不存在供發(fā)送的第二預(yù)定數(shù)字?jǐn)?shù)據(jù)量。
5.在一個處理器和一個用于數(shù)據(jù)發(fā)送和接收的通信信道之間進(jìn)行接口的接口裝置，該處理器可工作在帶有通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備中，該接口裝置與數(shù)據(jù)終端設(shè)備一起構(gòu)成了一個通信系統(tǒng)，該接口裝置包括一個數(shù)據(jù)接入裝置，可耦連至通信信道，用于數(shù)據(jù)信號的接收，以構(gòu)成一個呼入數(shù)據(jù)信號，并用于來自一個呼出數(shù)據(jù)信號的數(shù)據(jù)信號的發(fā)送；一個存儲器，被耦連到數(shù)據(jù)接入裝置，以存儲多個數(shù)字?jǐn)?shù)據(jù)序列；一個模/數(shù)轉(zhuǎn)換器，被耦連到存儲器并且進(jìn)一步被耦連到數(shù)據(jù)接入裝置，以第一頻率周期性地對呼入數(shù)據(jù)信號進(jìn)行采樣，以形成一個呼入已采樣數(shù)據(jù)序列，并把該呼入已采樣數(shù)據(jù)序列傳遞到存儲器，并從該存儲器接收一個呼出數(shù)字?jǐn)?shù)據(jù)序列，并把呼出數(shù)字?jǐn)?shù)據(jù)序列變換為呼出數(shù)據(jù)信號；一個中斷信號發(fā)生器，被耦連到存儲器以產(chǎn)生第一中斷信號并把該第一中斷信號發(fā)送到處理器，表明出現(xiàn)了供處理的第一預(yù)定數(shù)字?jǐn)?shù)據(jù)量，并產(chǎn)生第二中斷信號，并把該第二中斷信號發(fā)送到處理器，表明不存在供發(fā)送的第二預(yù)定數(shù)字?jǐn)?shù)據(jù)量；以及一個機電接口電路，被耦連至存儲器和中斷信號發(fā)生器，該接口電路進(jìn)一步可耦連至處理器，用于處理器和存儲器之間的數(shù)據(jù)傳遞，并用于第一和第二中斷信號向處理器的發(fā)送。
6.在一個處理器和一個用于數(shù)據(jù)發(fā)送和接收的數(shù)字通信信道之間進(jìn)行接口的接口裝置，該處理器可工作在帶有通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備中，該接口裝置與數(shù)據(jù)終端設(shè)備一起構(gòu)成了一個通信系統(tǒng)，該接口裝置包括一個存儲呼出數(shù)據(jù)序列和呼入數(shù)據(jù)序列的存儲器；一個數(shù)字接口電路，該數(shù)字接口電路被耦連至存儲器，向存儲器傳遞呼入數(shù)據(jù)序列并從存儲器接收呼出數(shù)據(jù)序列；并且該數(shù)字接口電路還可耦連至通信信道，用于以第一頻率接收數(shù)據(jù)信號，以構(gòu)成一個呼入數(shù)據(jù)序列，并用于以第一頻率發(fā)送來自一個呼出數(shù)據(jù)序列的數(shù)據(jù)信號；一個中斷信號發(fā)生器，被耦連到存儲器以產(chǎn)生第一中斷信號并把該第一中斷信號發(fā)送到處理器；以及一個接口電路，被耦連到存儲器和中斷信號發(fā)生器，該接口電路進(jìn)一步可耦連到處理器，用于處理器和存儲器之間的數(shù)據(jù)傳遞以及第一中斷信號向處理器的發(fā)送。
7.在一個處理器和一個用于數(shù)據(jù)接收的通信信道之間進(jìn)行接口的方法，該處理器可工作在帶有通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備中，該數(shù)據(jù)終端設(shè)備可工作在通信系統(tǒng)中，該方法包括(a)從通信信道接收數(shù)據(jù)信號，形成一個已接收數(shù)據(jù)信號；(b)以第一頻率周期性地對已接收數(shù)據(jù)信號進(jìn)行采樣，形成一個已接收采樣后數(shù)據(jù)序列；(c)把已接收采樣后數(shù)據(jù)序列存儲在存儲器中；(d)產(chǎn)生一個給處理器的中斷信號；以及(e)以第二頻率周期性地把已接收采樣后數(shù)據(jù)信號從存儲器傳遞到處理器。
8.在一個處理器和一個用于數(shù)據(jù)接收的通信信道之間進(jìn)行接口的方法，該處理器可工作在帶有通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備中，該數(shù)據(jù)終端設(shè)備可工作在通信系統(tǒng)中，該方法包括(a)以第一頻率周期性地把一個數(shù)字?jǐn)?shù)據(jù)序列從處理器傳遞到存儲器；(b)把該數(shù)字?jǐn)?shù)據(jù)序列存儲在存儲器中；(c)以第二頻率周期性地把該數(shù)字?jǐn)?shù)據(jù)序列傳遞到編譯碼器，來產(chǎn)生一個呼出數(shù)據(jù)信號；(d)在通信信道上發(fā)送該呼出數(shù)據(jù)信號；以及(e)產(chǎn)生一個給處理器的中斷信號。
9.在一個處理器和一個用于數(shù)據(jù)發(fā)送和接收的通信信道之間進(jìn)行接口的方法，該處理器可工作在帶有通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備中，該數(shù)據(jù)終端設(shè)備可工作在通信系統(tǒng)中，該方法包括(a)從通信信道接收一個數(shù)據(jù)信號，以形成一個已接收數(shù)據(jù)信號；(b)以第一頻率周期性地對該已接收數(shù)據(jù)信號進(jìn)行采樣，以形成一個已接收采樣后數(shù)據(jù)序列；(c)把該已接收采樣后數(shù)據(jù)序列存儲在存儲器中；(d)以第二頻率周期性地把已接收采樣后數(shù)據(jù)信號從存儲器傳遞到處理器；(e)以第二頻率周期性地把一個數(shù)字?jǐn)?shù)據(jù)序列從處理器傳遞到存儲器；(f)把該數(shù)字?jǐn)?shù)據(jù)序列存儲在存儲器中；(g)以第一頻率周期性地把該數(shù)字?jǐn)?shù)據(jù)序列從存儲器傳遞到編譯碼器，來產(chǎn)生一個呼出數(shù)據(jù)信號；(h)在通信信道上發(fā)送該呼出數(shù)據(jù)信號；以及(i)產(chǎn)生一個給處理器的中斷信號。
10.權(quán)利要求9的方法還包括檢測是否該數(shù)字?jǐn)?shù)據(jù)序列是脈沖撥號信息，當(dāng)該數(shù)字?jǐn)?shù)據(jù)序列是脈沖撥號信息時，在該信道上發(fā)送相應(yīng)的諸撥號脈沖。
全文摘要
一種在處理器和通信信道之間進(jìn)行接口的裝置和方法,該處理器可用于帶有通信應(yīng)用程序的數(shù)據(jù)終端設(shè)備,例如一臺計算機中,目的是采用該計算機處理器,而不用附加的或冗余的微處理器或數(shù)字信號處理器部件在通信信道上提供數(shù)據(jù)發(fā)送和接收。該裝置和方法在接口裝置和通信信道間提供了以與具體的數(shù)據(jù)傳輸速率相對應(yīng)的第一個、確定的頻率進(jìn)行的數(shù)據(jù)傳輸。該裝置和方法在接收裝置和處理器之間提供以第二個、不確定的頻率進(jìn)行的數(shù)據(jù)傳輸,并且由該計算機處理器在數(shù)據(jù)發(fā)送(或數(shù)據(jù)接收)和數(shù)據(jù)處理(例如調(diào)制和解調(diào)制)之間在存儲器中提供了中間數(shù)據(jù)存儲。該裝置和方法還提出了產(chǎn)生一個給該處理器的中斷信號,以指示存在用于處理的已接收數(shù)據(jù)以及缺少用于發(fā)送的數(shù)字信號。
文檔編號G06F13/12GK1214172SQ96180131
公開日1999年4月14日 申請日期1996年8月30日 優(yōu)先權(quán)日1996年2月28日
發(fā)明者馬尼坎姆·R·斯里德哈爾, 黃敏, 小約漢·沃特曼, 蒂莫西·艾倫·里斯 申請人:摩托羅拉公司