專利名稱：系統(tǒng)總線間的橋接器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字計(jì)算機(jī)系統(tǒng)領(lǐng)域，并更具體地涉及在一具有兩條或更多總線的系統(tǒng)中對存儲器段的存取過程。
在計(jì)算機(jī)系統(tǒng)中，電子芯片和基他元部件是通過總線彼此互連的。種種元部件可被連接到總線從而提供連到總線的所有裝置之間的內(nèi)部通信。一種已得到工業(yè)界廣泛接受的總線是工業(yè)標(biāo)準(zhǔn)體系(ISA)總線。ISA總線有二十四(24)根存儲器地址線，因而提供高達(dá)十六(16)兆字節(jié)的存儲支持。ISA總線的這種廣泛的可接受性已導(dǎo)致為用在ISA總線上而制造的設(shè)備占據(jù)極大百分比。然而，諸如通常用于當(dāng)前計(jì)算機(jī)系統(tǒng)中的視頻控制器之類的較高速輸入/輸出設(shè)備，要求更快的總線。
對于從處理器到任何高速輸入設(shè)備的發(fā)送和接收數(shù)據(jù)的一般問題的解決方案是一根局部總線。不象從有限帶寬相對慢操作的ISA總線，一個(gè)局部總線在系統(tǒng)速度下通信并傳送以32位為單位的數(shù)據(jù)塊。局部總線方案(Local bus schemes)從主系統(tǒng)總線除去諸如存儲器，顯示器和(磁)盤驅(qū)動器等需要快響應(yīng)的那些接口。在計(jì)算機(jī)行業(yè)中得到廣泛接受的一個(gè)這種局部總線是外圍部件互連(PCI)總線。PCI總線可為用于高速數(shù)據(jù)傳送的32或64-位路徑。本質(zhì)上，PCI總線是除ISA總線之外設(shè)置的一條并行數(shù)據(jù)路徑。系統(tǒng)處理器和存儲器可例如直接或通過一個(gè)主橋接器連到PCI總線，諸如圖象顯示適配器，(磁)盤控制器等的其他設(shè)備也可直接連到PCI總線。
一個(gè)橋接器芯片為提供兩總線上設(shè)備間的通信而被耦合在PCI總線和ISA總線之間。實(shí)質(zhì)上該橋接器芯片將ISA總線循環(huán)轉(zhuǎn)換成PCI總線循環(huán)，和反之亦然。
連到PCI總線和ISA總線的設(shè)備中許多是能獨(dú)立于總線或其他設(shè)備進(jìn)行處理的主設(shè)備。從(屬)或目標(biāo)設(shè)備接收命令和響應(yīng)主機(jī)請求。
PCI總線具有提供四(4)千兆字節(jié)的存儲器訪問的三十二(32)位尋址能力。雖然對ISA總線上的一主機(jī)去訪問PCI總線上存儲器中的存儲單元是可能的，但由于這ISA總線主機(jī)的24位尋址容量之故，ISA總線主機(jī)通常限于僅訪問PCI總線上從零到16兆字節(jié)的存儲區(qū)。這使得32位存儲映象的大部分不可被ISA-總線主機(jī)訪問。此外，某些操作系統(tǒng)分配存儲器的較低16兆字節(jié)用于除ISA總線主機(jī)以外的用途。
致力于解決這一問題的一種裝置，當(dāng)在ISA總線上檢測到主機(jī)信號時(shí)利用外部電路設(shè)置32位PCI地址的最高有效位為高。這就將對一個(gè)特定16兆字節(jié)段(或塊)的存儲器訪問重新分配給在存儲映象中最低16兆字節(jié)上方的一個(gè)予定區(qū)中。這種方法的一些缺點(diǎn)包括對外部電路的要求以及不靈活性因?yàn)橐獙?6字節(jié)存儲塊重新分配給4千兆字節(jié)存儲映象中的相同存儲單元這一限制。
需要這樣一種裝置在有存儲器存取范圍不同的第一和第二總線系統(tǒng)中的存儲映象范圍內(nèi)提供對存儲器塊的可編程再分配。
這種以及其他種種需要均借助本發(fā)明得以滿足，即本發(fā)明提供一種橋接器，用于連接一計(jì)算機(jī)系統(tǒng)的諸總線界面，該系統(tǒng)具有第一總線——其有M位存儲器尋址容量，耦合到第一總線產(chǎn)生用于存儲器訪問的M位地址的第一總線主機(jī)，耦合到第一總線并有N位存儲器尋址容量(其中N大于M)的第二總線，以及耦合到第二總線的第二總線存儲器目標(biāo)。該橋接器包括耦合到第一總線的直接存儲器存取(DMA)控制器。該DMA控制器具有用于存儲P位的寄存器，其中N＝M＋P，以及用于將存入寄存器的P位同由第一總線主機(jī)產(chǎn)生的M位地址鏈接的邏輯電路，以形成一N位地址，以便訪問第二總線上第二總線存儲目標(biāo)中的存儲器。
上述需要也可通過本發(fā)明的另一實(shí)施例得到滿足，該實(shí)施例提供一包括以下部分的計(jì)算機(jī)系統(tǒng)有M位存儲器尋址容量的第一總線，耦合到第一總線產(chǎn)生用于存儲器訪問的M位地址的第一總線主機(jī)，耦合到第一總線并有N位存儲器尋址容量(這里N大于M)的第二總線，耦合到第二總線的第二總線存儲器目標(biāo)，以及耦合到第一總線的直接存儲器存取(DMA)控制器。該DMA控制器具有用于存儲P位的寄存器，其中N＝M＋P，以及用于將存入寄存器的P位同由第一總線主機(jī)產(chǎn)生的M位地址鏈接的邏輯電路，以形成一N位地址以便訪問第二總線上第二總線存儲目標(biāo)中的存儲器。
本發(fā)明具有無需外部電路去提供對可由M位地址尋址存儲器的較低兆字節(jié)以上的訪問的優(yōu)點(diǎn)。而是僅僅將存入一寄存器的若干位同M位地址鏈接以形成能訪問任一存儲單元的N-位存儲器地址。而且將許多位同M位地址的鏈接消除了先有技術(shù)在將一存儲段重新分配給僅僅存儲器映象中一個(gè)存儲單元方面的限制。
在某些最佳實(shí)施例中，該寄存器是可編程的以分別將P位各指定值存入寄存器中一個(gè)存儲單元。這一特性使存儲段能動態(tài)地重新分配到存儲器映象中的不同存儲單元。
就本發(fā)明的另一方面而言，設(shè)有一個(gè)計(jì)算機(jī)系統(tǒng)，該系統(tǒng)包括有M位存儲器尋址容量的第一總線；耦合到第一總線產(chǎn)生用于對存儲器的X-字節(jié)進(jìn)行存儲訪問的M位地址的第一總線主機(jī)；耦合到第一總線并有N位存儲器尋址容量(這里N大于M)的第二總線，用以對存儲器的Y-字節(jié)進(jìn)行存儲器訪問，這里Y大于X；耦合到第二總線的第二總線存儲器目標(biāo)，以及用于可編程地指示第一總線主機(jī)訪問存儲器Y字節(jié)范圍內(nèi)任一指定位置的X-字節(jié)長度存儲塊的邏輯電路。
從以下結(jié)合附圖對本發(fā)明的詳細(xì)描述中將會更清楚本發(fā)明的上述以及其他目的，特性，各個(gè)方面和種種優(yōu)點(diǎn)。


圖1是本發(fā)明一個(gè)計(jì)算機(jī)系統(tǒng)的透視圖。
圖2是按本發(fā)明一個(gè)實(shí)施例構(gòu)成的圖1計(jì)算機(jī)系統(tǒng)的方框圖。
圖3是具有按先有技術(shù)重新分配的存儲段的存儲器映象方框圖。
圖4是具有按本發(fā)明重新分配的存儲段的存儲器映象的方框圖。
圖5是本發(fā)明各部分的方框圖。
圖6是按本發(fā)明一個(gè)實(shí)施例構(gòu)成的DMA控制器的一個(gè)示范實(shí)施例方塊圖。
現(xiàn)參見諸附圖，特別參照圖1，標(biāo)號為10的一個(gè)傳統(tǒng)計(jì)算機(jī)或PC即屬使本發(fā)明特別有用的環(huán)境。計(jì)算機(jī)10最好，但不必需，是用IBM型個(gè)人計(jì)算機(jī)或類似系統(tǒng)，包括一控制臺外殼12，——其內(nèi)裝有包含微處理器和BIOS芯片等必要電路的電路板，隨機(jī)存取存儲器和其他硬件。該計(jì)算機(jī)還將包括通過電纜18連到外殼12的視頻顯示器14和鍵盤16。大量存儲媒體包括用戶不可接觸的外殼內(nèi)的硬盤驅(qū)動器，和用戶可接觸的軟盤，以及可任選的CD-ROM驅(qū)動器20和22。
圖2是一種先有技術(shù)配置的計(jì)算機(jī)系統(tǒng)的方框圖。諸如外圍控制器互連(PCI)總線30之類的局部總線30有耦合到PCI總線30的PCI從屬存儲器40。該計(jì)算機(jī)系統(tǒng)還具有用作擴(kuò)展總線32的第二總線。擴(kuò)展總線32可(例如)為工業(yè)標(biāo)準(zhǔn)體系(ISA)總線。雖然ISA總線32比PCI總線30慢得多，但由于許多當(dāng)前可耦合到ISA總線32的可用設(shè)備都不能實(shí)行與PCI總線30速度相當(dāng)?shù)乃俾?，故ISA總線32是有用的。因此圖2的結(jié)構(gòu)提供一允許使用高速設(shè)備的第一總線30和允許使用較低速設(shè)備的第二總線32。
一個(gè)橋接器芯片34設(shè)置PCI總線30和ISA總線32之間的一個(gè)接口。多個(gè)IAS總線主機(jī)36和ISA從存儲器38被耦合到ISA總線32。
橋接器芯片34提供PCI總線30和ISA總線32之間的接口。橋接器芯片34中的ISA總線接口42將ISA總線循環(huán)轉(zhuǎn)換成系統(tǒng)總線循環(huán)以通過橋接器芯片34供使用。PCI總線接口46將來自PCI總線30的PCI總線循環(huán)變換成用于橋接器芯片34的系統(tǒng)總線循環(huán)。一個(gè)DMA控制器電路50提供系統(tǒng)范圍內(nèi)對存儲器存取的DMA控制。DMA控制器電路50提供多個(gè)獨(dú)立的DMA通道，涉及各個(gè)ISA主機(jī)36的存儲器訪問分別在這些通道上被聯(lián)通。DMA控制電路50還當(dāng)ISA總線主機(jī)36需要執(zhí)行DMA轉(zhuǎn)換時(shí)對其提供系統(tǒng)判優(yōu)。
正如較早已述，PCI總線30的尋址容量提供4千兆字節(jié)的存儲器尋址容量。圖3是4千兆存儲器的映象圖并表示在4千兆字節(jié)范圍內(nèi)按先有技術(shù)對存儲器的16兆字節(jié)的再分配。由于ISA總線主機(jī)36僅能產(chǎn)生24位地址，故限于訪問16兆字節(jié)段范圍內(nèi)的存儲器。這就是圖3中示為存儲器的較低16兆字節(jié)?，F(xiàn)已發(fā)現(xiàn)最好重新定位這較低16兆字節(jié)段上方的存儲器。先有技術(shù)用外部電路將32位PCI地址的最高有效位在ISA總線32上測到主機(jī)信號時(shí)，設(shè)定為高來解決。如圖3所示，存儲器的該16兆字節(jié)被重新分配到存儲器4千兆字節(jié)范圍內(nèi)的一個(gè)不同位置。然而，通過ISA總線主機(jī)36對PCI總線30上的存儲器的所有訪問均是對這同一再分配的訪問。
反之，如圖4所見，本發(fā)明提供將16兆字節(jié)存儲段動態(tài)再分配至存儲器4千兆字節(jié)范圍內(nèi)任一規(guī)定的存儲器16兆字節(jié)段。每一獨(dú)立的ISA總線主機(jī)36可有存儲器4千兆字節(jié)范圍內(nèi)的一個(gè)獨(dú)立的存儲器16兆字節(jié)段。按本發(fā)明對16兆字節(jié)段的示范性分配描繪于圖4的存儲器映象中。
為便于說明，僅將按圖2的本發(fā)明系統(tǒng)的某些部分描繪于圖5的方框圖中。所示單一ISA總線主機(jī)36通過ISA總線32被連到橋接器芯片34。單一從屬PCI存儲器40經(jīng)由PCI總線30耦合到橋接器芯片34。
位于橋接器芯片34上的DMA控制器電路50包括高頁寄存器66，寄存器66包括ISA總線主存儲器地址的高字節(jié)(稍后將根據(jù)圖5和6更詳細(xì)描述DMA控制器50的一個(gè)示范實(shí)施例)。如本領(lǐng)域已知的，當(dāng)將DMA通道置于級聯(lián)方式下時(shí)，這意味著DMA控制器電路50的某一給定DMA通道將經(jīng)由ISA總線主機(jī)36用于系統(tǒng)判優(yōu)。當(dāng)DMA控制器電路50檢測到對該級聯(lián)方式通道請求DMA判優(yōu)時(shí)，DMA控制器電路50試圖獲得對ISA總線主機(jī)36的系統(tǒng)控制。一旦給定對級聯(lián)方式通道的控制，DMA控制器50便將對該特定通道的高頁(high page)寄存器的內(nèi)容裝入DMA傳送計(jì)數(shù)器68。當(dāng)DMA控制器電路50斷言一確認(rèn)信號時(shí)，ISA總線主機(jī)36將開始將其傳送至PCI32位存儲器和從PCI32位存儲器送出。包含在傳送計(jì)數(shù)器68中的高字節(jié)同24位ISA總線主機(jī)地址鏈接，以形成全32位PCI存儲器地址。
ISA總線主機(jī)36以傳統(tǒng)方式操作，以訪問16兆字節(jié)。對16兆字節(jié)極限以上的存儲器尋址被直通至ISA總線主機(jī)36并通過橋接器34用DMA控制器50執(zhí)行以將一高字節(jié)鏈接到ISA總線主機(jī)地址。
在描述能用于提供32位PCI地址的較高八位的DMA控制器的一個(gè)具體示范性實(shí)施例之前，對DMA控制器的簡要概括說明如下。在一數(shù)字計(jì)算機(jī)中，微處理器處理主存儲器中所存數(shù)據(jù)。由于主存儲器有實(shí)際長度限制，還設(shè)有附加到主存儲器并與主存儲器分隔的大存儲容量的存儲器件。當(dāng)微處理器要利用貯存在，例如，一個(gè)硬盤之類的大容量存儲器中的數(shù)據(jù)時(shí)，將數(shù)據(jù)從硬盤移入主存儲器中。這種在計(jì)算機(jī)內(nèi)部存儲塊的移動是很費(fèi)時(shí)的過程，而且若微處理器本身去控制存儲器轉(zhuǎn)移會嚴(yán)重地妨礙計(jì)算機(jī)系統(tǒng)的性能。
為減輕微處理器控制計(jì)算機(jī)內(nèi)部存儲器塊的移動負(fù)擔(dān)，采用了一個(gè)直接存儲器存取(DMA)控制器。DMA控制器接收來自微處理器有關(guān)要移動字節(jié)的起始基本位置，這些字節(jié)應(yīng)送往的地址、以及移動的字節(jié)數(shù)的信息。一旦這通過微處理器編好程序，DMA控制器便監(jiān)視計(jì)算機(jī)系統(tǒng)內(nèi)部存儲器數(shù)據(jù)的轉(zhuǎn)移。通常DMA操作用于輸入/輸出(I/O)設(shè)備和存儲器之間的數(shù)據(jù)移動。
市場上可買到的DMA控制器是Intel公司制造的8237DMA控制器。每個(gè)8237DMA控制器提供可獨(dú)立地用于存儲轉(zhuǎn)移的四個(gè)分隔的DMA通道。某些眾所周知的計(jì)算機(jī)系統(tǒng)，例如IBM PC/AT設(shè)計(jì)包括兩個(gè)8237DMA控制器。圖5和6的DMA控制器電路50使用這些傳統(tǒng)的DMA控制器60，62如先有技術(shù)中已知的，第一DMA控制器60的一個(gè)通道用于級聯(lián)第二DMA控制器62。因此該對DMA控制器60，62總共提供七條DMA通道，即由第一控制器60提供四條通道而第二控制器62提供三條通道。
圖6中并未示出諸如時(shí)鐘信號等若干不同信號以便能清晰地說明本發(fā)明。然而，本領(lǐng)域技術(shù)人員會認(rèn)識到實(shí)際上使用了這些傳統(tǒng)信號。
當(dāng)DMA控制器60，62充當(dāng)總線主機(jī)時(shí)，第一和第二DMA控制器60，62給PCI總線30產(chǎn)生16位存儲器地址。DMA控制器電路50也有一低頁寄存器64和一高頁寄存器66。低頁寄存器64已用于先有技術(shù)設(shè)計(jì)中(諸如IBM PC/AT)以提供存儲器尋址容量的另八(8)位)，產(chǎn)生總共二十四(24)位尋址容量，即16兆字節(jié)。本發(fā)明為總計(jì)三十二(32)位尋址容量或4千兆字節(jié)提供存儲器尋址容量的另八位。這些附加的8位在ISA總線主機(jī)36獲得對DMA通道的控制時(shí)通過高頁寄存器66，被設(shè)置在PCI總線30上(與存儲器地址的較低24位鏈接)。高頁寄存器66的內(nèi)容可能對七條不同DMA通道的每個(gè)是不同的，以使七個(gè)ISA總線主機(jī)36能在PCI總線30上存取存儲器4千兆字節(jié)范圍內(nèi)存儲器的七個(gè)不同16千兆字節(jié)段。高頁寄存器66是可編程的，因此可改變對一個(gè)獨(dú)立的總線主機(jī)36用于16兆字節(jié)段的一個(gè)特定存儲器存儲單元的分配。
給IBM PC/AT計(jì)算機(jī)系統(tǒng)中所用DMA控制器電路的現(xiàn)有結(jié)構(gòu)附加一高頁寄存器使得對PCI總線能進(jìn)行32位尋扯，同時(shí)運(yùn)用眾所周知的和經(jīng)測試的技術(shù)去提供存儲器地址的較低24位。
雖然現(xiàn)已對本發(fā)明作了詳細(xì)描述和圖示，但顯然，上述內(nèi)容僅為圖解和舉例并不是作為限制，本發(fā)明的精神和范圍僅受所附權(quán)利要求書的各項(xiàng)限制。
權(quán)利要求
1.一種橋接器，用于連接一計(jì)算機(jī)系統(tǒng)的諸總線界面，該系統(tǒng)具有第一總線—其有M位存儲器尋址容量，耦合到第一總線產(chǎn)生用于存儲器訪問的M位地址的第一總線主機(jī)，耦合到第一總線并有N位存儲器尋址容量(其中N大于M)的第二總線，以及耦合到第二總線的第二總線存儲器目標(biāo)，該橋接器包括耦合到第一總線的直接存儲器存取(DMA)控制器。該DMA控制器具有用于存儲高階P位的寄存器，其中N＝M＋P，以及用于將存入寄存器高階P位同由第一總線主機(jī)產(chǎn)生的M位地址鏈接的邏輯電路，以形成一N位地址，以便訪問第二總線上第二總線存儲目標(biāo)中的存儲器。
2.如權(quán)利要求1的橋接器，其特征在于該系統(tǒng)有多個(gè)第一總線主機(jī)，以及DMA控制器有多個(gè)DMA通道，存儲器地址便在這些通道上傳送，每個(gè)第一總線主機(jī)在一不同DMA通道上進(jìn)行通信，寄存器具有多個(gè)存儲單元，每個(gè)存儲單元對應(yīng)于不同的一個(gè)DMA通道。
3.如權(quán)利要求2的橋接器，其特征在于所述寄存器是為將P位指定值分別存入單獨(dú)存儲單元中而可編程的。
4.如權(quán)利要求3的橋接器，其特征在于所述P位的指定值在每個(gè)單獨(dú)存儲單元中是不同的，以致為單獨(dú)第一總線主機(jī)所形成的N位地址是不同的，從而存取第二存儲器目標(biāo)中的不同存儲塊。
5.權(quán)利要求4的橋接器，其特征在于所述第一總線是工業(yè)標(biāo)準(zhǔn)體系(ISA)總線，和第二總線是外圍元部件互連(PCI)總線。
6.權(quán)利要求5的橋接器，其特征在于M為24，N為32，和P為8
7.權(quán)利要求6的橋接器，其特征在于DMA控制器是一個(gè)級聯(lián)的DMA控制器
8.一種計(jì)算機(jī)系統(tǒng)，包括有M位存儲器尋址容量的第一總線；耦合到第一總線產(chǎn)生用于對存儲器的X字節(jié)進(jìn)行存儲訪問的M位地址的第一總線主機(jī)；耦合到第一總線并有N位存儲器尋址容量(這里N大于M)的第二總線，用以對存儲器的Y字節(jié)進(jìn)行存儲器訪問，這里Y大于X；耦合到第二總線的第二總線存儲器的目標(biāo)以及用于可編程地指示第一總線主機(jī)訪問存儲器Y字節(jié)范圍內(nèi)任一指定位置的X字節(jié)長度存儲塊的邏輯電路。
9.權(quán)利要求8的系統(tǒng)，其特征在于所述邏輯電路包括耦合到第一總線的直接存儲器存取(DMA)控制器，DMA控制器有一用于貯存P位的寄存器，這里N＝M＋P，及用于將該寄存器中所貯存的P位同由第一總線主機(jī)產(chǎn)生的M位地址鏈接，以形成用于尋址在第二總線上第二總線存儲器目標(biāo)中的存儲器的N位地址的邏輯電路。
10.權(quán)利要求9的所述系統(tǒng)，其特征在于所述M位存取X字節(jié)長度塊范圍內(nèi)的存儲器存儲單元，而P位存取存儲器Y字節(jié)范圍內(nèi)的X字節(jié)長度塊的指定存儲單元。
11.權(quán)利要求10的系統(tǒng)，其特征在于還包括多個(gè)第一總線主機(jī)，其中DMA控制器有多個(gè)DMA通道，在這些通道上傳送存儲器地址，每個(gè)第一總線主機(jī)在一不同的DMA通道上通信有多個(gè)存儲單元的寄存器，每個(gè)存儲單元對應(yīng)于不同的一個(gè)DMA通道。
12.權(quán)利要求11的系統(tǒng)，其特征在于所述寄存器是可為分別將P位指定值存入單獨(dú)存儲單元而可編程的。
13.權(quán)利要求12的系統(tǒng)，其特征在于P位指定值在每個(gè)單獨(dú)存儲單元中是不同的，以致為單獨(dú)第一總線主機(jī)形成的N位地址是不同的，從而能存取第二存儲器目標(biāo)中的存儲器的不同塊。
14.權(quán)利要求13的系統(tǒng)，其特征在于第一總線是工業(yè)標(biāo)準(zhǔn)體系(ISA)總線，而第二總線是外圍部件互連(PCI)總線。
15.權(quán)利要求14的系統(tǒng)，其特征在于M是24，N是32，和P是8。
16.權(quán)利要求15的系統(tǒng)，其特征在于DMA控制器是一級聯(lián)的DMA控制器。
17.一種計(jì)算機(jī)系統(tǒng)，包括有M位存儲器尋址容量的第一總線；耦合到第一總線產(chǎn)生用于存儲器訪問的M位地址的第一總線主機(jī)；耦合到第一總線并有N位存儲器尋址容量(這里N大于M)的第二總線；耦合到第二總線的第二總線存儲器目標(biāo)；以及耦合到第一總線的直接存儲器存取(DMA)控制器。該DMA控制器具有用于存儲高階P位的寄存器，其中N＝M＋P，以及用于將存入寄存器的高階P位同由第一總線主機(jī)產(chǎn)生的M位地址鏈接的邏輯電路，以形成一N位地址以便訪問第二總線上第二總線存儲目標(biāo)中的存儲器。
18.權(quán)利要求17的系統(tǒng)，其特征在于還包括多個(gè)第一總線主機(jī)，其中DMA控制器具有多個(gè)在其上傳送存儲器地址的DMA通道。每個(gè)第一總線主機(jī)在一不同DMA通道上進(jìn)行通信，所述寄存器有多個(gè)存儲單元，每個(gè)存儲單元對應(yīng)于不同的一個(gè)DMA通道。
19.權(quán)利要求18的系統(tǒng)，其特征在于所述寄存器是為分別將P位指定值存入各存儲單元而可編程的。
20.權(quán)利要求19的系統(tǒng)，其特征在于P位指定值在每個(gè)單獨(dú)存儲單元中是不同的，致使為單獨(dú)第一總線主機(jī)形成的N位地址是不同的，借此訪問第二存儲目標(biāo)中存儲器的不同塊。
21.權(quán)利要求20的系統(tǒng)，其特征在于第一總線是工業(yè)標(biāo)準(zhǔn)體系(ISA)總線，而第二總線是外圍部件互連(PCI)總線。
22.權(quán)利要求21的系統(tǒng)，其特征在于M是24，N是32，和P是8。
23.權(quán)利要求22的系統(tǒng)，其特征在于DMA控制器是一級聯(lián)的DMA控制器。
全文摘要
一個(gè)配置兩總線間的橋接器的計(jì)算機(jī)系統(tǒng)，該系統(tǒng)具有不同存儲器尋址容量的兩根總線和一個(gè)產(chǎn)生M位地址的第一總線主機(jī)。為產(chǎn)生用于第二總線的N位地址，在橋接器上的一個(gè)直接存儲器存取(DMA)控制器產(chǎn)生P位，這里P+M＝N。該P(yáng)位同M位鏈接，以形成在第二總線上訪問存儲器所用的N位地址。P位的這種附加將可由M位尋址的存儲段重新分配到可由N位地址尋址的存儲器映象范圍內(nèi)的任何位置。
文檔編號G06F13/28GK1151050SQ9511963
公開日1997年6月4日 申請日期1995年11月17日 優(yōu)先權(quán)日1994年11月30日
發(fā)明者P·M·布蘭德, D·R·克羅寧, R·G·霍夫曼, D·莫勒, L·M·韋納契克 申請人:國際商業(yè)機(jī)器公司