專利名稱：單色三角形顯示裝置的制作方法
技術領域：
本發(fā)明是關于顯示裝置，特別是關于一種單色三角形顯示裝置。
顯示裝置是用以將影像信號做某種程度的處理，例如進行地址編碼等程序，再藉數字模擬轉換器轉換影像信號后送至屏幕輸出。
有鑒于一般顯示裝置僅將影像信號稍加處理，幾乎以直接方式輸出于屏幕上，與其顯示內容的復雜程度幾乎無關系。于是，所有對于顯示立體圖形處理的工作就完全依賴電腦系統本身配合軟件程序來執(zhí)行。如此一來，不僅使系統的運算單元工作負荷量沉重，還會造成影像信號輸出效率降低，導致圖形顯示效能不佳，而成為提高電腦系統影像處理能力的瓶頸。
事實上，輸出在屏幕上的影像畫面內容主要是由各種顏色的多邊形組成，藉由不同顏色的幾何圖形變化組合即可產生活潑生動的畫面。而各種多邊形中最基本的形狀是三角形，亦即，經由若干適當選擇的三角形將可組合成所需的多邊形。
因此，本發(fā)明的主要目的是提出一種三角形顯示裝置，用以產生三角形于屏幕上，減少電腦系統運算單元的工作量，提高圖形顯示的效率。
為了達成上述目的，本發(fā)明提供一種單色三角形顯示裝置，包括至少一單色三角形處理單元、一共同控制器與一時序產生器。其是將三角形參數儲存于存儲器裝置中，經共同控制器定址讀取其值，與時序產生器送出的水平與垂直掃描信號做比較后，以共同控制器產生的程序信號決定一單色三角形處理單元進行三角形處理工作。單色三角形處理單元依據三角形參數進行色碼信號輸出控制，其并以深度檢測方式使輸出更具深淺關系。經上述單色三角形顯示裝置的處理，可大幅提高立體圖形顯示的效率，并可免除對系統中央處理單元的性能要求。
為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，特舉一最佳實施例，并配合附圖，作詳細說明如下附圖簡要說明

圖1定義本發(fā)明一最佳實施例的三角形各部分元素。
圖2是本發(fā)明一最佳實施例的三角形參數地址關系圖。
圖3是本發(fā)明一最佳實施例的電路方框圖。
圖4是圖3一最佳實施例的共同控制器電路圖。
圖5是圖3一最佳實施例的單色三角形處理單元。
圖6是圖5一最佳實施例的深度檢測器電路圖。
首先，請參照圖1，其示意依照本發(fā)明所顯示的三角形ABC各部元素的定義。其中，Xa為三角形的頂點A的橫座標；Ya、Yb和Yc為三角形三個頂點A、B與C的縱座標；X1為三角形左邊界橫座標；X2為三角形右邊界橫座標；以及Mab、Mbc和Mac分別為三角形三邊斜率的倒數。
因此，自三角形頂點(Xa，Ya)往下的每一條水平線，其落于三角形內的區(qū)域，亦即，為X1和X2界定的區(qū)域，滿足下列關系
Ya＋0X1＝Xa，X2＝Xa第一條水平線Ya＋1X1＝Xa＋Mab＝X′1＋Mab；X2＝Xa＋Mac＝X′2＋Mac；第二條水平線Ya＋2X1＝(Xa＋Mab)＋Mab＝X′1＋Mab；X2＝(Xa＋Mac)＋Mac＝X′2＋Mac；第三條水平線Ya＋3X1＝[(Xa＋Mab)＋Mab]＋Mab＝X′1＋Mab；X2＝[(Xa＋Mac)＋Mac]＋Mac＝X′2＋Mac；即每一條水平線落于三角形范圍內的區(qū)域，其兩端點X1和X2分別是上一條水平線兩端點橫座標值加上其邊線斜率的倒數值。
而當水平線落到頂點B之下，左端點X1則改以Mbc進行累加，一直到頂點C為止。
本發(fā)明是依據上述原理于屏幕上輸出三角形。三角形本身另以層次碼Z和色碼CC兩個數據作為顯示的參數。其參數數據結構于存儲器內的地址關系，請參照圖2。
依照本發(fā)明一最佳實施的三角形顯示裝置整體結構如圖3所示。其中，復數個單色三角形處理單元11、13和15等，接受共同控制器21的控制，以作數據傳輸，及層次碼Z的控制，而將圖形數據經數字模擬轉換器27轉換成色彩信號輸出。其間另有一時序產生器25提供各個單色三角形處理單元二組信號HPC和VPC，其分別為掃描線水平和垂直參考位置，即水平掃描信號和垂直掃描信號。至于三角形的參數，是儲存在存儲器裝置，如存儲器(ROM或SRAM)23中，經共同控制器21提供至各單色三角形處理單元。其儲存的方式，如圖2所示的參數數據結構。
共同控制器21的結構，請參照圖4。其中，狀態(tài)控制器31控制整個電路的處理程序。狀態(tài)控制器31與時序產生器25連接，接受其水平掃描信號HPC，以循序送出程序信號至各個單色三角形處理單元。地址產生器35則連接狀態(tài)控制器31、存儲器23和單色三角形處理單元。地址產生器35受狀態(tài)控制器31控制，定址于存儲器23，以讀取儲存在存儲器23內的三角形參數，即如圖2所示三角形的各參數。垂直檢測器33與存儲器23、時序產生器25以及狀態(tài)控制器相連接，垂直檢測器33是用來檢測垂直掃描信號VPC所代表的位置，其與三角形的參數中關于頂點的垂直位置，亦即前述的Ya互相比較，若具有Ya＝VPC＋1的關系，表示下一條水平掃描線即要開始顯示出三角形，此時便要求狀態(tài)控制器31送出程序信號，依此信號的指示，可選擇一三角形處理單元來負責此即將顯示的三角形的各種處理工作。而三角形邊界產生器37則連接存儲器裝置23、狀態(tài)控制器31和各個單色三角形處理單元，用以產生依上述程序信號選擇的單色三角形處理單元所需的參數，包括三角形的左、右邊界值。
上述垂直檢測器33實則一比較器，分別以垂直掃描信號VPC和存儲器裝置23的輸出參數為其兩輸入信號，而將比較器產生的結果，即當Ya＝VPC＋1時，送出到狀態(tài)控制器31。至于參數產生器37，即三角形邊界產生器實則為一累加器，其包括有寄存器38和加法器39。寄存器38連接各個單色三角形處理單元，用以儲存三角形的參數。加法器39耦合寄存器38和存儲器23，取二者的值做加法處理，以修正左、右邊界值，形成三角形。三態(tài)緩沖器36a和36b則連接存儲器裝置23與三角形邊界產生器37，并接受狀態(tài)控制器31的控制，以于適時選擇適當的參數送到特定的單色三角形處理單元。
在本發(fā)明中負責三角形處理工作的單色三角形處理單元，其一最佳實施例如圖5所示。其中，程序控制器41與共同控制器21中的狀態(tài)控制器31連接，接受程序信號，做為此一單色三角形處理單元目前工作狀態(tài)的識別記號。指標寄存器42則與其同控制器21內的地址產生器35連接，用來儲存目前處理程序中使用的三角形參數，其在存儲器23內的地址值。寄存器43、45以及47分別自共同控制器中的參數產生器37取得三角形的左、右邊界值和色碼值，予以寄存。比較器44和比較器46于是分別取寄存器43和45的參數值與來自時序產生器25的水平掃描信號HPC做比較。于是，當水平掃描信號HPC所代表的水平位置落于三角形的左、右邊界之間，亦即，對左邊界參數X1和右邊界參數X2而言，具有HPC≥X1和HPC≤X2的關系時，兩個比較器44和46的輸出將控制深度檢測器50再控制三態(tài)緩沖器48將儲存在寄存器47內的色碼信號輸出至數字模擬轉換器27，轉換成紅、綠、藍三色信號。
為了使顯示出來的三角形具有深淺層次關系，單色三角形處理單元內可配置一深度檢測器50。寄存器49從存儲器23取得層次參數儲存，提供深度檢測器50做層次比較參考依據。深度檢測器50互相中連于各個單色三角形處理單元間，依據同一水平及垂直位置的層次碼作比較，以最淺的層次碼所在的處理單元輸出色碼至數字模擬轉換器27，以達成深淺的效果。
深度檢測器50的最佳實施例，請參照圖6。其中，自寄存器49取得的層次碼Zb與來自另一深度比較器的層次碼Zi在比較器52進行深度比較后，配合比較器44、46的結果形成的致能信號EN，經與門56以控制多工器54從Zb和Zi兩層次碼中擇一輸出至次一深度檢測器，其信號以ZO表示。于是，當Zb較Zi淺，且EN為啟動信息時，ZO＝Zb；否則，ZO＝Zi。并且，經由或門58和與門59所形成的邏輯組合的控制，唯有此一Zb為所有具有EN啟動的深度檢測器中最淺者，才會使輸出信號out為啟動信息，使色碼經三態(tài)緩沖器48輸出。
上述單色三角形處理單元的處理程序，即其程序信號SC的狀態(tài)，通?？蓜澐譃槿舾呻A段，使狀態(tài)控制器31有所依循，做最佳判斷選擇適用的處理單元進行三角形處理工作。例如，在本發(fā)明最佳實施例中，共有四種程序狀態(tài)，包括SC＝0表示單色三角形處理單元為待機狀態(tài)；SC＝1表示單色三角形處理單元剛被設定一參數指標地址，且在即將來到的水平消隱周期內，會把三角形參數寫入各個寄存器中，例如，寄存器43和45寫入X1和X2、寄存器47中寫入CC(色碼)以及寄存器49中寫入Zb(層次碼)；SC＝2表示單色三角形處理單元所處理的三角形在Ya和Yb之間，在水平消隱周期內其X1和X2須分別加上Mab和Mac；以及SC＝3表示單色三角形處理單元所處理的三角形在Yb和Yc之間，在水平消隱周期內其X1和X2須分別加上Mbc和Mac。
藉由上述單色三角形顯示裝置的運作，隨著時序產生器25發(fā)出的水平掃描信號送至各個單色三角形處理單元與共同控制器，將使儲存于存儲器(ROM或RAM)內的三角形參數經由適當的程序處理，輸出至數字模擬轉換器。
因此，本發(fā)明的單色三角形顯示裝置藉由簡易的硬件結構，以及單純的三角形參數，可以使原本需要消耗大量中央處理單元處理時間的畫面信號直接由顯示裝置產生，不但提高了效率，亦不需仰賴較強處理能力的電腦系統，其皆能有效提高圖形顯示的品質。
雖然本發(fā)明已以一最佳實施例披露如上，然其并非用以限定本發(fā)明，任何熟悉此項技藝者，作的些許更動與潤飾均不脫離本發(fā)明的構思和范圍，因此本發(fā)明保護范圍當視本發(fā)明的權利要求范圍所界定者為準。
權利要求
1.一種單色三角形顯示裝置，適用于具備存儲器裝置和數字模擬轉換器的顯示系統中；所述顯示系統是將三角形參數儲存于所述存儲器裝置內，藉所述單色三角形顯示裝置讀取所述三角形參數加以處理后，將其中的色碼送至所述數字模擬轉換器輸出；其特征在于，包括一時序產生器，產生水平掃描信號與垂直掃描信號；一共同控制器，耦合所述時序產生器和所述存儲器裝置，依據所述水平掃描信號和垂直掃描信號產生地址信號，以定址所述存儲器裝置，讀取所述三角形參數；所述共同控制器并產生程序信號，以定義三角形處理程序；以及至少一單色三角形處理單元，耦合所述共同控制器、所述時序產生器以及所述數字模擬轉換器；所述單色三角形處理單元是受所述共同控制器的程序信號控制，依據所述時序產生器的水平掃描信號與所述三角形參數的比較結果，提供所述色碼至所述數字模擬轉換器輸出，以顯示三角形。
2.如權利要求1所述的裝置，其特征在于，其中，所述單色三角形處理單元包括一程序控制器，耦合所述共同控制器，用以接受所述程序信號；一指標寄存器，耦合所述共同控制器，用以寄存所述三角形參數的地址；一第一寄存器，耦合所述共同控制器，用以儲存三角形參數中的第一參數；一第二寄存器，耦合所述共同控制器，用以儲存三角形參數中的第二參數；一第一比較器，耦合所述第一寄存器與所述時序產生器，用以比較所述水平掃描信號與所述第一參數；一第二比較器，耦合所述第二寄存器與該時序產生器，用以比較所述水平掃描信號與所述第二參數；一第三寄存器，耦合所述共同控制器，用以儲存所述三角形參數中的色碼；以及一三態(tài)緩沖器，接受所述第一比較器與所述第二比較器的控制，選擇所述第三寄存器內儲存的所述色碼輸出至所述數字模擬轉換器。
3.如權利要求2所述的裝置，其特征在于，其中，所述第一參數與所述第二參數分別是待顯示的三角形在與所述水平掃描信號同一水平線上的左邊界與右邊界；所述第一比較器與所述第二比較器是用以決定所述水平掃描信號是否落在所述待顯示的三角形內，以控制所述三態(tài)緩沖器送出適當的色碼信號。
4.如權利要求2所述的裝置，其特征在于，其中，所述單色三角形處理單元更包括一深度檢測器，耦合于所述比較器和所述三態(tài)緩沖器之間，以及一第四寄存器，耦合于所述共同控制器與所述深度檢測器之間，用以儲存所述三角形參數中的層次碼；所述單色三角形處理單元的所述深度檢測器是互相串連，于相同的水平掃描位置與垂直掃描位置取其各自的所述層次碼比較深度，以控制所述三態(tài)緩沖器產生適當色碼輸出。
5.如權利要求4所述的裝置，其特征在于，其中，所述深度檢測器包括一比較器，取所述第四寄存器的層次碼與一輸入的層次碼比較深度；一多工器，受所述比較器控制，于所述層次碼中，擇一較淺者輸出；以及一邏輯門組合，受所述比較器控制，于所述第四寄存器的層次碼為所述層次碼中最淺者，控制所述三態(tài)緩沖器輸出所述第三寄存器的色碼。
6.如權利要求3所述的裝置，其特征在于，其中，所述共同控制器包括一狀態(tài)控制器，耦合所述時序產生器與所述單色三角形處理單元，接受所述水平掃描信號，并產生程序信號；一地址產生器，耦合所述狀態(tài)控制器、存儲器裝置與所述單色三角形處理單元，受所述狀態(tài)控制器控制以產生連續(xù)地址，讀取所述存儲器裝置內的所述三角形參數，并將所述地址儲存于所述單色三角形處理單元的所述指標寄存器內；一垂直檢測器，耦合所述存儲器裝置、所述時序產生器以及所述狀態(tài)控制器，以于檢測出所述垂直掃描信號即將在次一水平掃描線中顯示三角形時，請求所述狀態(tài)控制器送出程序信號；以及一參數產生器，耦合所述地址產生器、所述存儲器裝置與所述單色三角形處理單元，以將所述三角形參數值送至所述單色三角形處理單元的所述寄存器。
7.如權利要求6所述的裝置，其特征在于，其中，所述垂直檢測器是一比較器，將所述垂直掃描信號與所述三角形參數中三角形頂點垂直位置參數相互比較，于所述垂直掃描信號所代表的位置較所述頂點垂直位置高一水平行時，輸出信號請求所述狀態(tài)控制器產生程序信號。
8.如權利要求6所述的裝置，其特征在于，其中，所述參數產生器包括至少一寄存器，耦合所述單色三角形處理單元的所述寄存器，以儲存所述參數；以及一加法器，耦合所述寄存器與所述存儲器裝置，用以修正所述參數值而將適當參數送至所述單色三角形處理單元。
全文摘要
一種單色三角形顯示裝置，包括至少一單色三角形處理單元、一共同控制器與一時序產生器。其是將三角形參數儲存于存儲器裝置中，經共同控制器定位讀取其值，與時序產生器送出的水平與垂直掃描信號做比較后，以共同控制器產生的程序信號決定一單色三角形處理單元進行三角形處理工作。單色三角形處理單元依據三角形參數進行色碼信號輸出控制，其并以深度檢測方式使輸出更具深淺關系。
文檔編號G06T17/20GK1128382SQ95101409
公開日1996年8月7日 申請日期1995年1月20日 優(yōu)先權日1995年1月20日
發(fā)明者鄧永佳 申請人:聯華電子股份有限公司