專利名稱：注入式電致發(fā)光神經(jīng)網(wǎng)絡(luò)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種光電混合型神經(jīng)網(wǎng)絡(luò)電路。該電路能自動進行識別、記憶、糾錯、分類，并可與電子計算機聯(lián)用。
人腦記憶的重要特性之一就是聯(lián)想能力，人們通過對某一事物的部分特性記憶從而引起對該事物完整信息的搜索。對一些錯誤的輸入也能夠進行正確的檢索，去除錯誤的信息，得出正確的答案。
在腦的計算過程中，每個神經(jīng)元都獨立地檢查其相鄰神經(jīng)元的狀態(tài)，并根據(jù)檢查結(jié)果來確定自己的將來的狀態(tài)。這種神經(jīng)網(wǎng)絡(luò)十分可靠。神經(jīng)網(wǎng)絡(luò)的計算是以一種集體計算的方式完成的。單個神經(jīng)元同時發(fā)生簡單操作構(gòu)成了整個神經(jīng)網(wǎng)絡(luò)的復雜功能。每個神經(jīng)元的開關(guān)速度為幾個毫秒，比起現(xiàn)代計算機中電子開關(guān)的幾個毫微秒的開關(guān)時間要慢六個數(shù)量級。但由于腦神經(jīng)網(wǎng)絡(luò)中存在著高水平的互連，所以正好補償了神經(jīng)元的低開關(guān)速度。這種組織方式使成千上萬的神經(jīng)元能按照某種簡單規(guī)則對某一單個神經(jīng)的狀態(tài)同時產(chǎn)生集體的影響。在神經(jīng)網(wǎng)絡(luò)中，信息不是存貯在各個存貯單元中，而是存貯在神經(jīng)網(wǎng)絡(luò)的互連系統(tǒng)中。它非常適用于用部分信息來提取整個信息，并且具有顯著的誤差校正能力。
馮、諾依曼型電子計算機以串行處理為基礎(chǔ)，一般采用地址尋址的記憶方式，它對大量長程連續(xù)的計算來說是非常有效的，但在模式識別、人工智能等方面遇到了困難。這就促使人們?nèi)ヅρ芯恳圆⑿刑幚砗蛢?nèi)容尋址為特征的神經(jīng)計算機。
神經(jīng)計算是通過建立神經(jīng)網(wǎng)絡(luò)的工程模型來模擬人腦的信息處理功能，其基本思想是把模仿神經(jīng)細胞功能的處理單元連成網(wǎng)絡(luò)，多個神經(jīng)元相互交換信息，使神經(jīng)網(wǎng)絡(luò)整體地進行信息處理。
采用現(xiàn)有技術(shù)來實現(xiàn)神經(jīng)計算的可能性頗為引入注目，美國加州理工學院的理論物理學家Hopfleld在1982年提出了一個非線性外積關(guān)聯(lián)存貯模型，即所謂的“Hopfleld神經(jīng)網(wǎng)絡(luò)模型”。該神經(jīng)網(wǎng)絡(luò)模型是一種離散的隨機模型，是由N個神經(jīng)元構(gòu)成互連網(wǎng)絡(luò)，能自動產(chǎn)生集合運算功能。由于是按內(nèi)容存貯在整個神經(jīng)網(wǎng)絡(luò)系統(tǒng)上，這種以內(nèi)容尋址記憶(或稱關(guān)聯(lián)記憶)能夠準確地從有效范圍的局部信息恢復完整的記憶內(nèi)容。其網(wǎng)絡(luò)狀態(tài)的演變規(guī)則是以異求并行處理為基礎(chǔ)。因此該模型具有的集合特性包括識別、分類、糾錯及時序記憶等。同時該模型還允許部分單元受到損壞。正由于此，近十年來人們的興趣主要集中于Hopfleld神經(jīng)網(wǎng)絡(luò)模型，以利用現(xiàn)有技術(shù)實現(xiàn)之。
本發(fā)明的目的就在于依據(jù)Hopfleld神經(jīng)網(wǎng)絡(luò)模型，設(shè)計出具有該模型集合特性的光電混合型神經(jīng)網(wǎng)絡(luò)電路。
Hopfleld模型屬于聯(lián)想型網(wǎng)絡(luò)模型是一種離散的隨機模型。由N個神經(jīng)元構(gòu)成互連網(wǎng)絡(luò)。神經(jīng)元的輸出Vl取離散值1或0，各個神經(jīng)元獨立、隨機、異步地按以下規(guī)則改變狀態(tài)
模型的條件是對稱連接，Wij＝Wji，且無自身的反饋(Wij＝0)，Hopfleld模型的特點是具有聯(lián)想功能，并引入“能量”函數(shù)E＝- 1/2 ∑∑WijViVj-∑tiVi任意一個神經(jīng)元當其輸出發(fā)生變化時，能量函數(shù)都將減少在神經(jīng)網(wǎng)絡(luò)的演變過程中，能量函數(shù)E是單調(diào)下降的。
由于E有界，系統(tǒng)必趨于穩(wěn)定狀態(tài)，并對應于E函數(shù)在V狀態(tài)空間的局部最小值。
適當選取神經(jīng)元興奮模式的初始狀態(tài)，網(wǎng)絡(luò)的狀態(tài)將按上述的運算過程，到達初始狀態(tài)附近的極小點。如果儲存的樣本是對應于網(wǎng)絡(luò)的極小點(穩(wěn)定點)，則當輸入其附近的模式時，網(wǎng)絡(luò)將“想起”極小點處的樣本。
每個神經(jīng)元可處于興奮和抑制兩種狀態(tài)。一個長度為N的二元矢量Vm用來表示神經(jīng)網(wǎng)絡(luò)的第m個狀態(tài)。若第1個神經(jīng)元處于興奮狀態(tài)，則Vm的第1個分量值為+1，若它處于抑制狀態(tài)則為0，
當神經(jīng)元i與j相連時，它具有連接強度(權(quán)重)Tij。在這個模型中，信息是存貯在N個神經(jīng)元的第1個與第j個神經(jīng)元的N2個互連強度Tlj中，每個神經(jīng)元與所有其他神經(jīng)元，并通過檢查從其他神經(jīng)元對第1個神經(jīng)元輸入之和的非線性過程來決定它自己是處于什么狀態(tài)，對于每個神經(jīng)元存在一個固定的閾值ti使得
若我們希望存貯一組M個狀態(tài)V(m)，m＝1，2，……，M，其中每個狀態(tài)矢量是長度為N的(0，1)二元制矢量，這些狀態(tài)可按下式存貯在神經(jīng)元矩陣中
其中N為神經(jīng)元的數(shù)目。上式說明互連強度與存貯的狀態(tài)直接聯(lián)系在一起，每個存貯的狀態(tài)不是按地址存貯在某個存貯器中，而是按內(nèi)容存貯在整個神經(jīng)網(wǎng)絡(luò)系統(tǒng)上。
要從該系統(tǒng)中提取某個狀態(tài)V(m)，則可輸入某個較接近V(m)的狀態(tài)矢量V(mo)i。V(mo)i與矩陣Tij相乘后，再作取閾值運算使之產(chǎn)生一個估計值 若用一個帶有誤差的矢量作為輸入，經(jīng)過矢量與存貯矩陣相乘以及取閾值運算，得到一個輸出的二元制矢量。該矢量將是要提取的存貯在網(wǎng)絡(luò)中的二元制矢量，若再將第一次輸出反饋作為輸入，則新的輸出將會更精確，通過這樣的迭代過程最后收斂到一個正確的矢量輸出。
為了進一步簡化Hopfleld神經(jīng)網(wǎng)絡(luò)的硬件結(jié)構(gòu)，將Tlj簡化為只取值為+1，或-1，或0，同時引進T′ijT′ij＝V(mo)i·TijVj為0或為1 由于V(mo)j取值只有0或1兩種可能，所以T′ij是由推廣意義上的V(mo)j和Tij的與運算而獲得。
據(jù)此，本發(fā)明的技術(shù)解決方案提出了光電混合型的注入式電致發(fā)光神經(jīng)網(wǎng)絡(luò)電路。該神經(jīng)網(wǎng)絡(luò)電路由N個神經(jīng)元電路及這些神經(jīng)元電路之間的連接組成。這些神經(jīng)網(wǎng)絡(luò)電路均同時包括有N個輸入及顯示單元電路、N×N個矩陣元電路和N個取閾反饋單元電路，以及輸入及顯示、矩陣及取閾反饋這三個電路之間分別對應連接。所述的N是表示在整個神經(jīng)網(wǎng)絡(luò)電路中所含的神經(jīng)元電路的個數(shù)，其取值為大于或等于1的正整數(shù)。
一、現(xiàn)分述輸入及顯示、矩陣、取閾反饋等三個基本電路的構(gòu)成及相應的工作原理1、輸入及顯示電路該電路是一種執(zhí)行輸入并對輸入及反饋輸出進行顯示以及向矩陣電路提供一個穩(wěn)定的電壓信號的電路。
該電路由觸發(fā)開關(guān)Ki、雙穩(wěn)態(tài)電路RSi、驅(qū)動電路GBi、顯示器Di和穩(wěn)壓電路Di-2、Di-3、隔離二極管Di-1及復位開關(guān)Ko構(gòu)成。其中雙穩(wěn)態(tài)電路RSi采用分立元器件或集成電路實現(xiàn)或直接采用RS觸發(fā)器;驅(qū)動電路GBi采用復合三極管電路或采用達林頓三極管構(gòu)成;顯示器Di采用一些具有發(fā)光顯示器件例如發(fā)光二極管;穩(wěn)壓電路Di-2、Di-3采用具有穩(wěn)壓作用的元器件如穩(wěn)壓二極管或者由2個二極管串聯(lián)構(gòu)成的穩(wěn)壓電路實現(xiàn)穩(wěn)壓。
當整個神經(jīng)網(wǎng)絡(luò)電路中所含神經(jīng)元電路的數(shù)量N大于1時，其中的輸入及顯示電路將由N個輸入及顯示單元電路并行構(gòu)成。
該電路的工作原理為其輸入信號只有“1”和“0”兩種，分別用高低電平表示。輸入和復位都是高電平有效。在信號輸入前，先按復位開關(guān)Ko，使雙穩(wěn)壓態(tài)電路RSi的Q端置O。當輸入信號為1時，通過觸發(fā)開關(guān)Ki，雙穩(wěn)態(tài)電路RSi的Q端置1，驅(qū)動電路GBi飽合導通，顯示器Di發(fā)光顯示。并由二極管Di-2的正極端輸出一穩(wěn)定的電壓信號作為Vi＝1，輸入矩陣電路的矩陣開關(guān)Kij。輸入為0時，開關(guān)Ki沒有觸發(fā)，雙穩(wěn)態(tài)電路Q端仍為0，驅(qū)動電路GBi截止，顯示器Di熄滅，矩陣輸入電路保持斷開狀態(tài)，矩陣收到信號0。在執(zhí)行運算期間，復位和輸入處于0電平，來自取閾反饋電路的反饋信號對穩(wěn)態(tài)RSi觸發(fā)器進行反饋控制。
2、矩陣元電路該電路是由矩陣乘法器電路與矩陣開關(guān)電路組成。其中矩陣乘法器電路是一種由受輸入和矩陣開關(guān)控制的電光轉(zhuǎn)換器及光電轉(zhuǎn)換器和橋電路構(gòu)成的并與后續(xù)的閾值比較器電路相聯(lián)系的電路;矩陣開關(guān)電路是一種具有三態(tài)開關(guān)的開關(guān)電路。
該電路采用2N2個發(fā)光二極管[Dij-1、Dij-2]與2N2個光電三極管[BGij-1、BGij-2]作電光及光電轉(zhuǎn)換器，并設(shè)置2N2個電阻[Rij-1、Rij-2]作橋電路和N2個矩陣開關(guān)[Kij]?；虿捎?N2個電光、光電轉(zhuǎn)換器件[GDij-1、GDij-2]代替發(fā)光二極管和光電三極管，并以這些電光、光電轉(zhuǎn)換器件的電阻特性作橋電路以替代電阻[Rij-1、Rij-2]。矩陣開關(guān)[Kij]可采用電子模擬開關(guān)以實現(xiàn)由計算機控制。
當整個神經(jīng)網(wǎng)絡(luò)電路中所含神經(jīng)元電路的數(shù)量N大于1時，其中的矩陣電路將由N×N個矩陣元電路構(gòu)成。其構(gòu)成的方式為將各矩陣元電路中的同一列的矩陣開關(guān)的公共端與輸入及顯示單元電路中相對應的輸出端相接，同時將各矩陣乘法器中的同一行的橋電路的平衡判別點相接。
該電路的工作原理為，其中
矩陣元的工作情況(參見圖3)根據(jù)所要存儲的信息得到連接權(quán)重，設(shè)置矩陣開關(guān)Kij的位置。當權(quán)重為1時，開關(guān)Kij接發(fā)光二極管Dij-1的正極;當權(quán)重為-1時開關(guān)Kij接發(fā)光二極管Dij-2的正極;當權(quán)重為0時，開關(guān)Kij懸空。矩陣開關(guān)Kij在上述這三個狀態(tài)中取一。由輸入信號和矩陣開關(guān)Kij的設(shè)置相“與”之后的結(jié)果控制Dij-1發(fā)光或Dij-2發(fā)光，或Dij-1與Dij-2都不發(fā)光等三種狀態(tài)，這樣經(jīng)光電三極管GBij-1或GBij-2的變換，在橋電路的平衡判別點處就能得到“+1”或“-1”或“0”的結(jié)果。
矩陣電路中的矩陣列的工作情況(參見圖4)對于N個神經(jīng)元的網(wǎng)絡(luò)，一個神經(jīng)元主要對所有的神經(jīng)元發(fā)生作用。對于具體的電路來說，就是一個神經(jīng)元的輸入要對同一列的矩陣產(chǎn)生作用。這樣就要把具有相同下標“j”的矩陣開關(guān)Kij中的Kij、K2j、K3j、……Knj的公共端接在一起，并與對應的輸入電路的輸出Vi(Vi的下標“i”與Kij的下標“j”相同iV＝j(luò)K)相連接，這樣就構(gòu)成了矩陣的列電路，這也就實現(xiàn)了一個神經(jīng)元對所有神經(jīng)元的作用。
矩陣電路中的矩陣行的工作情況(參見圖5)對于N個神經(jīng)元的網(wǎng)絡(luò)，一個神經(jīng)元的輸出，取決于所有神經(jīng)元對它的作用。也就是說，一個神經(jīng)元的輸出狀態(tài)，要由所有神經(jīng)元對它的作用的求和取閾來決定。對于具體的電路來說，就是一個神經(jīng)元的輸出狀態(tài)取決于同行的矩陣元求和的結(jié)果。這樣，就要把具有相同下標“i”的GBij-1(即GBi1-1、GBi2-1、……GBin-1)光電三極管的發(fā)射極，也就是具有相同下標“i”的GBij-2(GBi1-2、GBi2-2、……GBin-2)光電三極管的集電極連接在一起而構(gòu)成矩陣的行電路，這樣就構(gòu)成了具有N對平衡橋臂的橋路，連接點也好就是橋路的平衡判別點。
3、取閾反饋電路該電路是由閾值比較器與反饋控制器組成。其中閾值比較器電路是由運算放大器Ai-1、Ai-2反相相接構(gòu)成完成比較取閾的操作;反饋控制器是由數(shù)據(jù)鎖存器UDl-1再加上三態(tài)門電路，脈沖發(fā)生與延時電路TGi-1、TGi-2構(gòu)成，以通過鎖存器的G端和OE端可以控制反饋次數(shù)和防止網(wǎng)絡(luò)狀態(tài)的混亂。
當整個神經(jīng)網(wǎng)絡(luò)電路中所含神經(jīng)元電路的數(shù)量N大于1時，其中的取閾反饋電路將由N個取閾反饋單元電路構(gòu)成，其構(gòu)成方式為并行構(gòu)成，并連接各單元電路中閾值比較器的閾值參考點以賦予同樣的參考電位，并采用同一個公共的鎖存器信號控制端(G)和采用一個公共的三態(tài)門控制端(OE)及相應的脈沖產(chǎn)生和延時電路。
取閾反饋電路的工作原理(參見圖6)運算放大器Ai-1的正相端和Ai-2的負相端相連作為取閾參考電位的輸入端。這個參考電位來自一個由可變電阻W和固定電阻R組成的電阻分壓器。調(diào)節(jié)可變電阻器W可得到一個可調(diào)的閾值參考電位Vf。閾值比較器產(chǎn)生一對(0、1)或(1、0)的取閾結(jié)果，這個結(jié)果在G端為高電平時進入鎖存器UD中，然后在OE端為高電平時，這個結(jié)果就被反饋到輸入端，即R端和S端，觸發(fā)雙穩(wěn)電路RSi。完成了網(wǎng)絡(luò)的反饋工作過程，這里要求對G端和OE端施加的高電平應當錯開，也就是先給G端高電平(此時，OE端應為低電平)，隨后再給OE端高電平(此時，G端應為低電平)?？梢杂靡淮e開的脈沖串來實現(xiàn)對G和OE兩個端的控制。
二、詳述上述三個基本電路聯(lián)接方式1、輸入及顯示單元電路按下述聯(lián)接構(gòu)成雙穩(wěn)態(tài)電路RSi的S觸發(fā)端經(jīng)開關(guān)Ki后接電源Vc的正極，雙穩(wěn)態(tài)電路RSi的R觸發(fā)端接隔離二極管Di-1的負極，隔離二極管Di-1的正極接復位開關(guān)Ko的一端，復位開關(guān)Ko的另一端接電源Vc的正極。雙穩(wěn)態(tài)電路RSi的輸出端Qi接驅(qū)動電路GBi的基極，驅(qū)動電路GBi的一輸出經(jīng)顯示器Di后接電源Ec正極。驅(qū)動電路GBi的另一輸出Vj經(jīng)穩(wěn)壓電路Di-2、Di-3后接地，該輸出Vj同時接矩陣元電路的矩陣輸入端Vi。上述所述的“i”均為同一數(shù)，其i＝1，2，3，……N。
2、矩陣單元電路按下述二種方式聯(lián)接構(gòu)成其一光電耦合器GDij-1中的正端經(jīng)矩陣開關(guān)Kij后接光電耦合器GDij-2中的發(fā)光器的負端，光電耦合器GDij-1中的負端與光電耦合器GDij-2中的發(fā)光器正端相接。光電耦合器GDij-1中的光接收器的發(fā)射極接光電耦合器GDij-2中光接收器的集電極后再接閾值比較器中運算放大器Ai-1的負輸入端Vi作為平衡橋路的輸出信號Vi輸出端光電耦合器GDij-1中光接收器的集電極接電源Ec正極。光電耦合器GDij-2中光接收器的發(fā)射極接電源Ec負極。
其二當光電耦合器GDij-1、GDij-2采用1發(fā)光二極管Dij-1、Dij-2和光電三極管BGij-1、BGij-2作為電光、光電轉(zhuǎn)換器時，應設(shè)置電阻Rij-1、Rij-2為橋電路。將電阻Rij-1串聯(lián)在光電三極管BGij-1的集電極與電源Ec正極之間，電阻Rij-2串接在光電三極管BGij-2的集電極與電源Ec負極之間。發(fā)光二極管Dij-1、Dij-2、光電三極管BGij-1、BGij-2在電路中的連接與上述“其一”中的光電耦合器GDij-1、GDij-2中的發(fā)光器、光接收器的連接相同，其余未敘述部分也同上“其一”。
3、取閾反饋單元電路按下述聯(lián)接構(gòu)成運算放大器Ai-1的負相端和Ai-2的正相端相連接并與平衡橋路的輸出信號V′i端相接。將所有運算放大器Ai-1、Ai-2中不與V′i輸出端相連接的正、反相端與可變電阻W的滑動頭相接。各個運算放大器Ai-1、Ai-2的輸出端分別與鎖存器UD上的輸入端Di-1、Di-2相接。鎖存器UD上與輸入端Di-1、Di-2相對應的輸出端Qi-1、Qi-2分別與三態(tài)門TGi-1、TGi-2的輸入端相接。三態(tài)門TGi-1、TGi-2的輸出端VAl、VBl分別接輸入及顯示電路中的雙穩(wěn)態(tài)電路RSl的R觸發(fā)端和S觸發(fā)端。所有三態(tài)門TGi-1、TGi-2的控制端OE全部相接在一起?？勺冸娮鑇與電阻R串接在電源Ec負極與地之間。
4、在所述的輸入及顯示、矩陣、取閾反饋三個電路中各個元器件的下標“i、j”的取值與表示神經(jīng)元電路數(shù)量的“N”的值相同;電路中的復位開關(guān)Ko、觸發(fā)開關(guān)Ki、矩陣開關(guān)Kij都可采用由計算機控制的電子模擬開關(guān)。
三、整個神經(jīng)網(wǎng)絡(luò)電路工作情況為首先根據(jù)所有存貯的矢量，設(shè)置Tij矩陣開關(guān)，這就決定了網(wǎng)絡(luò)所存貯的內(nèi)容。然后置入一個輸入信號，由于這個信號具有和Tij相同的作用，從而得到T′ij，經(jīng)過T′ij的從j＝1到j(luò)＝N的累加，取閾之后，得到Voi，Voi經(jīng)過反饋控制器反饋到輸入端，作為新的輸入，經(jīng)過多次這樣的作用之后，得到一個穩(wěn)定的輸出。即原先存貯在該神經(jīng)網(wǎng)絡(luò)電路中的最靠近這個輸入的矢量。輸入和輸出的顯示由發(fā)光顯示器來完成。
由于本發(fā)明提出了具有Hopfleld模型集合特性的注入式電致發(fā)光神經(jīng)網(wǎng)絡(luò)電路的技術(shù)解決方案，從而使采用硬件實現(xiàn)Hopfleld神經(jīng)網(wǎng)絡(luò)模型成為現(xiàn)實，并由于該電路具有記憶、識別、糾錯、分類等功能。故可以模擬人腦神經(jīng)元細胞的作用，可廣泛的應用于智能化的工業(yè)裝置、家電及各種電控設(shè)備上。利用集成光電子技術(shù)即可在半導體基片上進行光電子-微電子混合集成，實施出本發(fā)明的技術(shù)解決方案，制成大數(shù)目的神經(jīng)元集成電路芯片，實現(xiàn)更大量內(nèi)容的存貯。


圖1是本發(fā)明神經(jīng)網(wǎng)絡(luò)電路的原理方框圖。
圖2是本發(fā)明電路中輸入及顯示電路的電原理圖。
圖3是本發(fā)明電路中矩陣元電路原理圖。
圖4是本發(fā)明電路的矩陣元電路中的矩陣列電路原理圖。
圖5是本發(fā)明電路的矩陣元電路中的矩陣行電路原理圖。
圖6是本發(fā)明電路中的取閾反饋電路原理圖。
圖7、8、9分別是由四個神經(jīng)元電路構(gòu)成的本發(fā)明神經(jīng)網(wǎng)絡(luò)電路中輸入及顯示、矩陣和取閾反饋三個電路的原理圖。
圖10、11、12分別是由八個神經(jīng)元電路構(gòu)成的本發(fā)明神經(jīng)網(wǎng)絡(luò)電路中輸入及顯示、矩陣和取閾反饋三個電路的原理圖。
實施例1參照圖7、8、9敘述如下本電路共具有四個神經(jīng)元電路，它由4個輸入及顯示單元電路、4×4個矩陣元電路和4個取閾反饋單元電路組成，其中(1)4個輸入及顯示單元電路包括有4個RS觸發(fā)器[RS1～RS4]、4個觸發(fā)開關(guān)[K1～K4]、4個隔離二極管[D1-1～D4-1]、1個復位開關(guān)[K0]，由4個復合管[BG1～BG4]構(gòu)成的4個驅(qū)動電路，由8個二極管[D1-2～D4-2、D1-3～D4-3]構(gòu)成的4個穩(wěn)壓電路和4個發(fā)光二極管[D1～D4]。
(2)4×4個矩陣元電路包括有32個發(fā)光二極管[D1.1-1～D1.4-1，D1.1-2～D1.4-2，D2.1-1～D2.4-1，D2.1-2～D2.4-2，D3.1-1～D3.4-1，D3.1-2～D3.4-2，D4.1-1～D4.4-1，D4.1-2～D4.4-2]和32個光電三極管[BG1.1-1～BG1.4-1，BG1.1-2～BG1.4-2，BG2.1-1～BG2.4-1，BG2.1-2～BG2.4-2，BG3.1-1～BG3.4-1，BG3.1-2～BG3.4-2，BG4.1-1～BG4.4-1，BG4.1-2～BG4.4-2]、32個橋路電阻[R1.1-1～R1.4-1，R1.1-2～R1.4-2，R2.1-1～R2.4-1，R2.1-2～R2.4-2，R3.1-1～R3.4-1，R3.1-2～R3.4-2，R4.1-1～R4.4-1，R4.1-2～R4.4-2]及16個矩陣開關(guān)[K1.1～K1.4，K2.1～K2.4，K3.1～K3.4，K4.1～K4.4]，或者包括有32個光電耦合器[GD1.1-1～GD1.4-1，GD1.1-2～GD1.4-2，GD2.1-1～GD2.4-1，GD2.1-2～GD2.4-2，GD3.1-1～GD3.4-1，GD3.1-2～GD3.4-2，GD4.1-1～GD4.4-1，GD4.1-2～GD4.4-2]與16個矩陣開關(guān)[K1.1～K1.4，K2.1～K2.4，K3.1～K3.4，K4.1～K4.4]。
(3)4個取閾反饋單元電路包括有8個反相運算放大器[A1-1～A4-1、A1-2～A4-2]、8個三態(tài)門[TG1-1～TG4-1、TG1-2～TG4-2]和8個鎖存器[UD1-1、UD1-2，UD2-1、UD2-2，UD3-1，UD3-2，UD4-1、UD4-2]。
實施例2、參照圖10、11、12敘述如下本電路具有八個神經(jīng)元電路，它由8個輸入及顯示單元電路、8×8個矩陣元電路及8個取閾反饋單元電路組成，其中
(1)8個輸入及顯示單元電路包括有8個RS觸發(fā)器[RS1～RS8]，8個觸發(fā)開關(guān)[K1～K8]，8個隔離二極管[D1-1～D8-1]，1個復位開關(guān)[K0]，由8個復合管[BG1～BG8]構(gòu)成的8個驅(qū)動電路，由16個二極管[D1-2～D8-2、D1-3～D8-3]構(gòu)成的4個穩(wěn)壓電路。
(2)8×8個矩陣元電路包括有128個發(fā)光二極管[D1.1-1～D1.8-1、D1.1-2～D1.8-2]～[D8.1-1～D8.8-1、D8.1-2～D8.8-2]、128個光電三極管[BG1.1-1～BG1.8-1、BG1.1-2～BG1.8-2]～[BG8.1-1～BG8.8-1、BG8.1-2～BG8.8-2]、128個橋路電阻[R1.1-1～R1.8-1、R1.1-2～R1.8-2]～[R8.1-1～R8.8-1、R8.1-2～R8.8-2]及64個矩陣開關(guān)[K1.1～K1.8、K2.1～K2.8]～[K7.1～K7.8、R8.1～K8.8]，或包括有128個光電耦合器[GD1.1-1～GD1.8-1、GD1.1-2～GD1.8-2]～[GD8.1-1～GD8.8-1、GD8.1-2～GD8.8-2]與64個矩陣開關(guān)[K1.1～K1.8]～[K8.1～K8.8]。
(3)8個取閾反饋單元電路包括有16個反相運算放大器[A1-1～A8-1，A1-2～A8-2]、16個三態(tài)門[TG1-1～TG8-1、TG1-2～TG8-2]和16個鎖存器[UD1-1～UD8-1，UD1-2～UD8-2]。
權(quán)利要求
1.一種能進行記憶、識別、糾錯及分類的注入式電致發(fā)光神經(jīng)網(wǎng)絡(luò)電路，該神經(jīng)網(wǎng)絡(luò)電路由N個神經(jīng)元電路及各神經(jīng)元電路之間的連接組成，這些神經(jīng)網(wǎng)絡(luò)電路均同時包括有N個輸入及顯示單元電路、N×N個矩陣元電路和N個取閾反饋單元電路，以及輸入及顯示、矩陣、取閾反饋這三個電路之間分別對應連接而構(gòu)成，所述的N是表示整個神經(jīng)網(wǎng)絡(luò)電路中所含的神經(jīng)元電路的個數(shù)，其取值范圍為大于或等于1的整數(shù)，其中1、1、所述的輸入及顯示電路是一種執(zhí)行輸入并對輸入及反饋輸出進行顯示以及向矩陣電路提供一個穩(wěn)定的電壓信號的電路；該電路由觸發(fā)開關(guān)[Ki]、雙穩(wěn)態(tài)電路RSi、驅(qū)動電路[GBi]、顯示器[Di]、隔離二極管[Di-1]、復位開關(guān)[K0]及穩(wěn)壓電路[Di-2、Di-3]構(gòu)成；當整個神經(jīng)網(wǎng)絡(luò)電路中所含神經(jīng)元電路的數(shù)量N大于時，其輸入及顯示電路將由N個輸入及顯示單元電路并行構(gòu)成，1、2、所述的矩陣元電路是由矩陣乘法器與矩陣開關(guān)組成，其中矩陣乘法器是一種由受輸入和矩陣開關(guān)控制的電光轉(zhuǎn)換器、光電轉(zhuǎn)換器和橋電路構(gòu)成的并與后續(xù)的閾值比較器相聯(lián)系的電路，矩陣開關(guān)是一種具有三態(tài)開關(guān)的開關(guān)電路，矩陣元電路由采用2N2個發(fā)光二極管[Dij-1、Dij-2]與2N2個光電三極管[BGij-1、BGij-2]作為電光、光電轉(zhuǎn)換器，2N2電阻[Rij-1、Rij-2]作為橋電路及N2個矩陣開關(guān)Kij構(gòu)成；或采用2N2個電光、光電轉(zhuǎn)換器件[GDij-1、GDij-2]代替上述的發(fā)光二極管、光電三極管，并以這些電光、光電轉(zhuǎn)換器件的電阻特性作為橋電路以替代電阻[Rij-1、Rij-2]；矩陣開關(guān)[Kij]采用計算機控制的電子模擬開關(guān)；當整個神經(jīng)網(wǎng)絡(luò)電路中所含神經(jīng)元電路的數(shù)量N大于1時，其矩陣電路將由N×N個矩陣元電路構(gòu)成，其構(gòu)成方式為將各矩陣元電路中同一列的矩陣開關(guān)的公共端與輸入及顯示單元電路中相對應的輸出端相接，同時將各矩陣乘法器中的同一行的橋電路的平衡判別點相接，1、3、所述的取閾反饋電路是一種由閾值比較器與反饋控制器組成，以完成比較取閾操作，和通過鎖存器的G端和OE端可以控制反饋次數(shù)和防止網(wǎng)絡(luò)狀態(tài)混亂的電路，其中閾值比較器是由運算放大器[Ai-1、Ai-2]反相相接構(gòu)成，反饋控制器是由數(shù)據(jù)鎖存器[UDi-1]再加上三態(tài)門、脈沖發(fā)生及延時電路[TGi-1、TGi-2]構(gòu)成的，當整個神經(jīng)網(wǎng)絡(luò)電路中所含神經(jīng)元電路的數(shù)量N大于1時，其取閾反饋電路將由N個取閾反饋單元電路構(gòu)成，其構(gòu)成方式為并行構(gòu)成，連接各單元電路中閾值比較器的閾值參考點以賦予同樣的能考電位，并采用同一個公共的銷存器信號控制端(G)和采用一個公共的三態(tài)門控制端(OE)及相應的脈沖產(chǎn)生和延時電路。
2.根據(jù)權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)電路，其特征在于在輸入及顯示電路中雙穩(wěn)態(tài)電路[RSi]采用分立元器件或集成電路實現(xiàn)或直接采用RS觸發(fā)器，驅(qū)動電路[GBi]采用復合三極管或達林頓三極管構(gòu)成;顯示器Dl采用具有發(fā)光顯示功能的元器件;穩(wěn)壓電路[Di-2、Di-3]采用具有穩(wěn)壓作用的穩(wěn)壓二極管或由2個二極管串聯(lián)構(gòu)成。
3.根據(jù)權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)電路，其特征在于在所述的輸入及顯示、矩陣、取閾反饋之電路中各個元器件的下標“ij”的取值與表示神經(jīng)元電路數(shù)量的“N”的值相同，電路中的復位開關(guān)[Ko]、觸發(fā)開關(guān)[Ki]、矩陣開關(guān)[Kij]都可采用由計算機控制的電子模擬開關(guān)。
4.根據(jù)權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)電路，其特征在于當神經(jīng)元電路的數(shù)量為N＝4時，其神經(jīng)網(wǎng)絡(luò)電路由4個輸入及顯示單元電路、4×4個矩陣元電路和4個取閾反饋單元電路組成，其中4個輸入及顯示單元電路包括有4個RS觸發(fā)器[RS1～RS4]、4個觸發(fā)開關(guān)[K1～K4]、4個隔離二極管[D1-1～D4-1]、1個復位開關(guān)[Ko]，由4個復合管[BG1～BG4]構(gòu)成的4個驅(qū)動電路，由8個二極管[D1-2～D4-2、D1-3～D4-3]構(gòu)成的4個穩(wěn)壓電路和4個發(fā)光二極管[D1～D4];4×4個矩陣元電路包括有32個發(fā)光二極管[D1.1-1～D1.4-1，D1.1-2～D1.4-2，D2.1-1～D2.4-1，D2.1-2～D2.4-2，D3.1-1～D3.4-1，D3.1-2～D3.4-2，D4.1-1～D4.4-1，D4.1-2～D4.4-2]和32個光電三極管[BG1.1-1～BG1.4-1，BG1.1-2～BG1.4-2，BG2.1-1～BG2.4-1，BG2.1-2～BG2.4-2，BG3.1-1～BG3.4-1，BG3.1-2～BG3.4-2，BG4.1-1～BG4.4-1，BG4.1-2～BG4.4-2]、32個橋路電阻[R1.1-1～R1.4-1，R1.1-2～R1.4-2，R2.1-1～R2.4-1，R2.1-2～R2.4-2，R3.1-1～R3.4-1，R3.1-2～R3.4-2，R4.1-1～R4.4-1，R4.1-2～R4.4-2]及16個矩陣開關(guān)[K1.1～K1.4，K2.1～K2.4，K3.1～K3.4，K4.1～K4.4]，或者包括有32個光電耦合器[GD1.1-1～GD1.4-1，GD1.1-2～GD1.4-2，GD2.1-1～GD2.4-1，GD2.1-2～GD2.4-2，GD3.1-1～GD3.4-1，GD3.1-2～GD3.4-2，GD4.1-1～GD4.4-1，GD4.1-2～GD4.4-2]與16個矩陣開關(guān)[K1.1～K1.4，K2.1～K2.4，K3.1～K3.4，K4.1～K4.4]，4個取閾反饋單元電路包括有8個反相運算放大器[A1-1～A4-1、A1-2～A4-2]、8個三態(tài)門[TG1-1～TG4-1、TG1-2～TG4-2]和8個鎖存器[UD1-1、UD1-2，UD2-1、UD2-2，UD3-1、UD3-2，UD4-1、UD4-2]。
5.根據(jù)權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)電路，其特征在于當神經(jīng)無電路的數(shù)量為N＝8時，其神經(jīng)網(wǎng)絡(luò)電路由8個輸入及顯示單元電路、8×8個矩陣元電路及8個取閾反饋單元電路組成，其中8個輸入及顯示單元電路包括有8個RS觸發(fā)器[RS1～RS8]，8個觸發(fā)開關(guān)[K1～K8]，8個隔離二極管[D1-1～D8-1]，1個復位開關(guān)[Ko]，由8個復合管[BG1～BG8]構(gòu)成的8個驅(qū)動電路，由16個二極管[D1-2～D8-2，D1-3～D8-3]構(gòu)成的4個穩(wěn)壓電路，8×8個矩陣元電路包括有128個發(fā)光二極管[D1.1-1～D1.8-1、D1.1-2～D1.8-2]～[D8.1-1～D8.8-1、D8.1-2～D8.8-2]、128個光電三極管[BG1.1-1～BG1.8-1、BG1.1-2～BG1.8-2]～[BG8.1-1～BG8.8-1、BG8.1-2～BG8.8-2]、128個橋電路電阻[R1.1-1～R1.8-1、R1.1-2～R1.8-2]～[R8.1-1～R8.8-1、R8.1-2～R8.8-2]及64個矩陣開關(guān)[K1.1～K1.8]～[K8.1～K8.8]，或包括有128個光耦合器[GD1.1-1～GD1.8-1、GD1.1-2～GD1.8-2]～[GD8.1-1～GD8.8-1、GD8.1-2～GD8.8-2]與64個矩陣開關(guān)[K1.1～K1.8]～[K8.1～K8.8]。8個取閾反饋單元電路包括有16個反相運算放大器[A1-1～A8-1，A1-2～A8-2]、16個三態(tài)門[TG1-1～TG8-1、TG1-2～TG8-2]和16個鎖存器[UD1-1～UD8-1，UD1-2～UD8-2]。
全文摘要
本發(fā)明是一種具有Hopfleld模型集合特性的光電混合型神經(jīng)網(wǎng)絡(luò)電路。該電路由含有輸入及顯示、矩陣、取閾反饋三個基本電路的多個神經(jīng)元電路組成，能夠模擬人腦神經(jīng)元細胞的作用進行記憶、識別、糾錯、分類?？蓮V泛的應用于智能化的工業(yè)裝置、家電和各種電控設(shè)備上，并可制成大數(shù)目的神經(jīng)元集成電路芯片硬件實現(xiàn)更大量的存貯以及與計算機相聯(lián)進行工作。
文檔編號G06F15/18GK1078053SQ9210325
公開日1993年11月3日 申請日期1992年4月27日 優(yōu)先權(quán)日1992年4月27日
發(fā)明者林是, 陳奮銑, 郭棟, 徐慎初 申請人:福建師范大學