專利名稱:時鐘發(fā)生器電路的制作方法
技術領域：
本發(fā)明是關于一種時鐘發(fā)生器電路，特別是一種可降低對負載電磁干擾的時鐘發(fā)生器電路。
背景技術：
在目前主機板的電磁干擾測試中發(fā)現(xiàn)，大部分電磁干擾問題的源頭是由時鐘發(fā)生器產(chǎn)生的高次諧波所造成，現(xiàn)有的抗電磁干擾對策主要是利用阻尼電阻或RC電路對時鐘信號的波形進行改善，但是未能從源頭濾除時鐘發(fā)生器產(chǎn)生的高次諧波，因而需花費相當時間尋找高次諧波所造成的問題，并在問題發(fā)生處(包括主機板或機箱)實施電磁干擾對策，造成開發(fā)時間和成本的增加，且不易從根本上抑制電磁干擾噪聲，讓改善電磁干擾的效果大打折扣。

發(fā)明內(nèi)容
鑒于以上所述，有必要提供一種能夠濾除時鐘發(fā)生器輸出信號中的高次諧波進而降低對負載電磁干擾的時鐘發(fā)生器電路。
一種時鐘發(fā)生器電路，用于向一負載提供時鐘信號，其包括一時鐘發(fā)生器及一對時鐘發(fā)生器的輸出信號進行處理的濾波電路。
該濾波電路包括一第一電感及一電容，該第一電感與該電容串聯(lián)在該時鐘發(fā)生器的輸出端與地之間，該第一電感與該電容的共接點接該負載。
該濾波電路可將該時鐘發(fā)生器輸出信號中的高次諧波濾除而降低對負載造成的電磁干擾。

圖1是本發(fā)明時鐘發(fā)生器電路第一較佳實施方式的電路圖。
圖2是本發(fā)明時鐘發(fā)生器電路第二較佳實施方式的電路圖。
圖3是本發(fā)明時鐘發(fā)生器電路第二較佳實施方式與現(xiàn)有時鐘發(fā)生器電路對負載所產(chǎn)生的高次諧波強度的比較圖。
具體實施方式
請參閱圖1，本發(fā)明時鐘發(fā)生器電路第一較佳實施方式用于向一負載30提供時鐘信號，其包括一個時鐘發(fā)生器10及一對該時鐘發(fā)生器10的輸出信號進行處理的濾波電路20。本較佳實施方式中，該負載30是一主機板。
該時鐘發(fā)生器10產(chǎn)生一頻率為X的時鐘信號。
該濾波電路20連接在該時鐘發(fā)生器10與該負載30之間，其包括一電感L1與一電容C1。該電感L1與該電容C1串聯(lián)在該時鐘發(fā)生器10的輸出端與地之間，該電感L1與該電容C1的共接點接該負載30。
該電感L1的電感值為L，該電容C1的電容值為C，選擇適當大小的L與C，使其滿足下式X<12πLC≤2X,]]>其中
為此濾波電路的共振頻率。
工作時，當該時鐘發(fā)生器10輸出的頻率為X的時鐘信號通過該濾波電路20時，由于該濾波電路20的電容C1產(chǎn)生的容抗大于該電感L1產(chǎn)生的感抗(即|ZC|＞ZL|)，故該頻率為X的時鐘信號可經(jīng)由該電感L1輸出至該負載30；當該時鐘發(fā)生器10輸出的頻率為2X、3X……等高次諧波通過該濾波電路20時，由于濾波電路20的電容C產(chǎn)生的容抗小于該電感L1產(chǎn)生的感抗(即|ZL|＞|ZC|)，所以這些高次諧波經(jīng)電容C1導入地，從而達到濾除高次諧波成分的目的。
請參閱圖2，本發(fā)明時鐘發(fā)生器電路第二較佳實施方式包括一個時鐘發(fā)生器10及一對該時鐘發(fā)生器10的輸出信號進行處理的濾波電路40，濾波電路40與本發(fā)明第一較佳實施方式中的濾波電路20相比增加了一個電感L2，該電感L2一端連接在該電感L1與該電容C1的共接點，另一端接該負載30。該電感L2與該電感L1的電感值相等。增加了該電感L2后，該濾波電路40的共振頻率仍為
但是該電感L2可以進一步阻擋高頻諧波輸出到負載，增強了電路的濾波效果。
圖3是本發(fā)明時鐘發(fā)生器電路第二較佳實施方式與現(xiàn)有時鐘發(fā)生器電路在輸出頻率為33MHz的時鐘信號時對主機板所產(chǎn)生的高次諧波強度的比較圖，由此看出，本發(fā)明時鐘發(fā)生器電路可明顯降低時鐘發(fā)生器輸出信號中的高次諧波強度，進而降低了對負載造成的電磁干擾。
權利要求
1.一種時鐘發(fā)生器電路，用于向一負載提供時鐘信號，其包括一時鐘發(fā)生器，其特征在于該時鐘發(fā)生器電路還包括一對該時鐘發(fā)生器的輸出信號進行處理的濾波電路。
2.如權利要求
1所述的時鐘發(fā)生器電路，其特征在于該濾波電路包括一電感及一電容，該電感與該電容串聯(lián)在該時鐘發(fā)生器的輸出端與地之間，該電感與該電容的共接點接該負載。
3.如權利要求
1所述的時鐘發(fā)生器電路，其特征在于該濾波電路包括一第一電感、一第二電感及一電容，該第一電感及該第二電感串聯(lián)在該時鐘發(fā)生器的輸出端與該負載之間，該電容連接在該第一電感與該第二電感的共接點與地之間。
4.如權利要求
3所述的時鐘發(fā)生器電路，其特征在于該第一電感與第二電感的電感值相等。
專利摘要
一種時鐘發(fā)生器電路，用于向一負載提供時鐘信號，其包括一時鐘發(fā)生器及一對該時鐘發(fā)生器的輸出信號進行處理的濾波電路。該濾波電路包括一第一電感及一電容，該第一電感與該電容串聯(lián)在該時鐘發(fā)生器的輸出端與地之間，該第一電感與該電容的共接點接該負載。該時鐘發(fā)生器電路可濾除時鐘發(fā)生器輸出信號中的高次諧波，以降低對負載所產(chǎn)生的電磁干擾。
文檔編號G06F1/04GK1991663SQ200510121395
公開日2007年7月4日 申請日期2005年12月30日
發(fā)明者陳俊宏 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司導出引文BiBTeX, EndNote, RefMan