本技術(shù)涉及機載數(shù)據(jù)總線領(lǐng)域，尤其是一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)。

背景技術(shù)：

1、mil-1394b數(shù)據(jù)傳輸系統(tǒng)用于構(gòu)建飛機管理系統(tǒng)總線1394b網(wǎng)絡(luò)，是飛機管理系統(tǒng)總線上遠(yuǎn)程節(jié)點的接口模塊?，F(xiàn)有的采用fpga架構(gòu)的mil-1394b板卡，一方面成本高、功耗大且外圍電路復(fù)雜；另一方面其只能承載rn功能，如需擴展需增加鏈路層芯片和物理層芯片等外圍電路，該方法技術(shù)難度大且無法實現(xiàn)小型化。

技術(shù)實現(xiàn)思路

1、為解決上述技術(shù)問題，本實用新型的目的在于：提供一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，能夠?qū)崿F(xiàn)一卡多用，體積小巧且成本和功耗低。

2、本實用新型所采取的技術(shù)方案是：

3、一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，包括上位機處理單元和1394b雙子卡單元，所述上位機處理單元包括處理器和pcie接口模塊，所述1394b雙子卡單元包括兩個1394b子卡，各所述1394b子卡均通過所述pcie接口模塊與所述處理器連接。

4、進(jìn)一步，各所述1394b子卡均包括soc最小系統(tǒng)電路，所述soc最小系統(tǒng)電路包括主控模塊、緩存模塊以及閃存模塊，所述緩存模塊和所述閃存模塊均與所述主控模塊連接，所述主控模塊還通過所述pcie接口模塊與所述處理器連接。

5、進(jìn)一步，各所述1394b子卡還包括物理層模塊和變壓器，所述變壓器與所述物理層模塊連接，所述物理層模塊還與所述主控模塊連接。

6、進(jìn)一步，各所述1394b子卡還包括接口模塊，所述主控模塊通過pcie總線與所述接口模塊連接，所述變壓器通過1394b總線與所述接口模塊連接，所述接口模塊還通過所述pcie接口模塊與所述處理器連接。

7、進(jìn)一步，各所述1394b子卡還包括第一時鐘模塊和第一復(fù)位模塊，所述第一時鐘模塊的輸出端與所述物理層模塊的輸入端相連，所述第一復(fù)位模塊的輸入端與所述接口模塊的輸出端相連。

8、進(jìn)一步，各所述1394b子卡還包括電源模塊，所述電源模塊與所述接口模塊連接。

9、進(jìn)一步，所述上位機處理單元還包括nor?flash存儲器、ddr3存儲器、nand?flash存儲器、eeprom存儲器以及調(diào)試接口模塊，所述nor?flash存儲器、所述ddr3存儲器、所述nand?flash存儲器、所述eeprom存儲器以及所述調(diào)試接口模塊均與所述處理器連接。

10、進(jìn)一步，所述上位機處理單元還包括第二時鐘模塊和第二復(fù)位模塊，所述第二時鐘模塊的輸出端與所述處理器的第一輸入端相連，所述第二復(fù)位模塊的輸出端與所述處理器的第二輸入端相連。

11、進(jìn)一步，所述主控模塊為1394soc芯片。

12、進(jìn)一步，所述物理層模塊為sm41ba3芯片。

13、本實用新型的有益效果是：包括上位機處理單元和1394b雙子卡單元，上位機處理單元包括處理器和pcie接口模塊，1394b雙子卡單元包括兩個1394b子卡，各所述1394b子卡均通過所述pcie接口模塊與所述處理器連接，通過單主機掛載兩個1394b子卡，能夠在不改變硬件的情況下，通過上位機處理單元加載固件實現(xiàn)rn功能、cc功能以及bm功能，完成一卡多用，且系統(tǒng)體積小巧、成本及功耗低。

技術(shù)特征：

1.一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：包括上位機處理單元和1394b雙子卡單元，所述上位機處理單元包括處理器和pcie接口模塊，所述1394b雙子卡單元包括兩個1394b子卡，各所述1394b子卡均通過所述pcie接口模塊與所述處理器連接。

2.根據(jù)權(quán)利要求1所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：各所述1394b子卡均包括soc最小系統(tǒng)電路，所述soc最小系統(tǒng)電路包括主控模塊、緩存模塊以及閃存模塊，所述緩存模塊和所述閃存模塊均與所述主控模塊連接，所述主控模塊還通過所述pcie接口模塊與所述處理器連接。

3.根據(jù)權(quán)利要求2所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：各所述1394b子卡還包括物理層模塊和變壓器，所述變壓器與所述物理層模塊連接，所述物理層模塊還與所述主控模塊連接。

4.根據(jù)權(quán)利要求3所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：各所述1394b子卡還包括接口模塊，所述主控模塊通過pcie總線與所述接口模塊連接，所述變壓器通過1394b總線與所述接口模塊連接，所述接口模塊還通過所述pcie接口模塊與所述處理器連接。

5.根據(jù)權(quán)利要求4所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：各所述1394b子卡還包括第一時鐘模塊和第一復(fù)位模塊，所述第一時鐘模塊的輸出端與所述物理層模塊的輸入端相連，所述第一復(fù)位模塊的輸入端與所述接口模塊的輸出端相連。

6.根據(jù)權(quán)利要求4所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：各所述1394b子卡還包括電源模塊，所述電源模塊與所述接口模塊連接。

7.根據(jù)權(quán)利要求1所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述上位機處理單元還包括nor?flash存儲器、ddr3存儲器、nand?flash存儲器、eeprom存儲器以及調(diào)試接口模塊，所述nor?flash存儲器、所述ddr3存儲器、所述nand?flash存儲器、所述eeprom存儲器以及所述調(diào)試接口模塊均與所述處理器連接。

8.根據(jù)權(quán)利要求1所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述上位機處理單元還包括第二時鐘模塊和第二復(fù)位模塊，所述第二時鐘模塊的輸出端與所述處理器的第一輸入端相連，所述第二復(fù)位模塊的輸出端與所述處理器的第二輸入端相連。

9.根據(jù)權(quán)利要求2所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述主控模塊為1394soc芯片。

10.根據(jù)權(quán)利要求3所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述物理層模塊為sm41ba3芯片。

技術(shù)總結(jié)
本技術(shù)公開了一種基于SOC的Mil?1394B數(shù)據(jù)傳輸系統(tǒng)，包括上位機處理單元和1394B雙子卡單元，所述上位機處理單元包括處理器和PCIe接口模塊，所述1394B雙子卡單元包括兩個1394B子卡，各所述1394B子卡均通過所述PCIe接口模塊與所述處理器連接。本技術(shù)通過單主機掛載兩個1394B子卡，能夠在不改變硬件的情況下，通過上位機處理單元加載固件實現(xiàn)RN功能、CC功能以及BM功能，完成一卡多用，且系統(tǒng)體積小巧、成本及功耗低。本技術(shù)可廣泛應(yīng)用于機載數(shù)據(jù)總線領(lǐng)域。

技術(shù)研發(fā)人員：金慧,吳建湘,鄧永才,石張昊
受保護(hù)的技術(shù)使用者：廣州航新航空科技股份有限公司
技術(shù)研發(fā)日：20240411
技術(shù)公布日：2024/12/19