本發(fā)明涉及通信設(shè)備，特別是涉及一種基于國(guó)產(chǎn)飛騰e2000系列pcie總線低成本的總線接口擴(kuò)展系統(tǒng)。

背景技術(shù)：

1、隨著國(guó)家對(duì)自主可控技術(shù)的日益重視，國(guó)產(chǎn)處理器的種類不斷豐富，性能也顯著提升，基于這些處理器的產(chǎn)品研發(fā)也呈現(xiàn)出蓬勃發(fā)展的態(tài)勢(shì)。飛騰系列cpu，作為國(guó)內(nèi)領(lǐng)先的高性能、低功耗通用計(jì)算微處理器，其自帶的通信接口已經(jīng)能夠?qū)崿F(xiàn)與外部設(shè)備的有效連接。

2、但在多樣化的應(yīng)用環(huán)境中，尤其是針對(duì)飛騰系列的定制化平臺(tái)設(shè)計(jì)，其自帶的通信接口數(shù)量常常顯得力不從心，難以滿足復(fù)雜多變的外圍接口需求。為了完善系統(tǒng)的整體功能，必須根據(jù)實(shí)際情況對(duì)各類通信接口進(jìn)行拓展。然而，傳統(tǒng)的硬件擴(kuò)展方式不僅會(huì)增加成本，還會(huì)降低系統(tǒng)的集成度，這已經(jīng)成為當(dāng)前技術(shù)發(fā)展的一個(gè)瓶頸。

3、因此，如何通過(guò)硬軟件技術(shù)的融合創(chuàng)新，實(shí)現(xiàn)國(guó)產(chǎn)化計(jì)算機(jī)模塊的高效、靈活擴(kuò)展，同時(shí)不增加額外的硬件成本，進(jìn)而提升技術(shù)的成熟度、增強(qiáng)計(jì)算能力，以及提高系統(tǒng)的穩(wěn)定性和可靠性，已經(jīng)成為本領(lǐng)域技術(shù)人員面臨的重要挑戰(zhàn)。

4、現(xiàn)有技術(shù)中提供了一種基于飛騰系列pcie總線的通用接口拓展系統(tǒng),包括飛騰cpu和可編程邏輯器件,飛騰cpu通過(guò)pcie總線與可編程邏輯器件互聯(lián),可編程邏輯器件通過(guò)拓展相應(yīng)的總線接口與對(duì)應(yīng)的外圍設(shè)備器件互聯(lián)；可編程邏輯器件包括pcie接口模塊、pcie硬核、地址譯碼模塊、中斷管理模塊和總線接口模塊：

5、其中,pcie接口模塊,用于接收飛騰cpu發(fā)送過(guò)來(lái)的pcie格式數(shù)據(jù)和指令；

6、pcie硬核與pcie接口相連接,用于根據(jù)pcie接口接收的指令,通過(guò)地址和數(shù)據(jù)轉(zhuǎn)換,將接收的pcie格式數(shù)據(jù)轉(zhuǎn)換為符合ilb(internal?local?bus)的本地?cái)?shù)據(jù)格式,若ilb總線數(shù)據(jù)操作時(shí)序?yàn)閷?xiě)使能有效時(shí),則寫(xiě)數(shù)據(jù)和寫(xiě)地址為有效數(shù)據(jù)和地址,否則為無(wú)效寫(xiě)數(shù)據(jù)和地址；若ilb總線數(shù)據(jù)操作時(shí)序?yàn)樽x使能有效時(shí),當(dāng)前時(shí)刻的下一個(gè)時(shí)鐘拍對(duì)應(yīng)的數(shù)據(jù)為有效讀數(shù)據(jù),讀使能有效時(shí)刻,對(duì)應(yīng)的地址為有效地址,否則為無(wú)效讀地址；

7、地址譯碼模塊與pcie硬核相連接,用于對(duì)pcie硬核轉(zhuǎn)換的地址進(jìn)行譯碼；

8、中斷管理模塊分別與pcie硬核和總線接口模塊相連接,用于采用pcie?inta中斷方式,直接訪問(wèn)管理pcie硬核和總線接口模塊；

9、飛騰cpu與pcie接口模塊相連接,用于根據(jù)地址劃分、以及驅(qū)動(dòng)的參數(shù)模塊給定的地址與指令,通過(guò)pcie總線進(jìn)行讀寫(xiě)操作,達(dá)到配置相應(yīng)的pcie硬核驅(qū)動(dòng)。

10、首先，現(xiàn)有技術(shù)方案在設(shè)計(jì)時(shí)雖然考慮到了多種中斷情況，包括數(shù)據(jù)閾值觸發(fā)、超時(shí)中斷等，但在面對(duì)多個(gè)中斷同時(shí)觸發(fā)的復(fù)雜場(chǎng)景時(shí)，存在一個(gè)顯著的缺陷：它未能明確規(guī)定不同中斷之間的優(yōu)先級(jí)及其處理順序。這一不足在實(shí)際應(yīng)用中尤為突出，當(dāng)中斷處理模塊同時(shí)接收到多個(gè)中斷信號(hào)時(shí)，若缺乏清晰的中斷優(yōu)先級(jí)規(guī)則，系統(tǒng)很容易陷入混亂狀態(tài)。例如，當(dāng)數(shù)據(jù)閾值中斷和超時(shí)中斷近乎同時(shí)發(fā)生時(shí)，如果系統(tǒng)沒(méi)有預(yù)設(shè)的優(yōu)先級(jí)判定邏輯，就難以保證中斷處理的及時(shí)性和有效性。

11、這種不確定性對(duì)系統(tǒng)的實(shí)時(shí)性和穩(wěn)定性構(gòu)成了嚴(yán)重影響，甚至可能導(dǎo)致系統(tǒng)崩潰。在多個(gè)中斷相互沖突的情況下，系統(tǒng)可能無(wú)法及時(shí)響應(yīng)其他關(guān)鍵任務(wù)，進(jìn)而造成整體性能的下降。更為嚴(yán)重的是，缺乏優(yōu)先級(jí)排序可能導(dǎo)致緊急或重要的中斷被低優(yōu)先級(jí)的中斷所阻塞，從而產(chǎn)生中斷遺漏的風(fēng)險(xiǎn)，這無(wú)疑增加了系統(tǒng)的不確定性和潛在風(fēng)險(xiǎn)。

12、其次，現(xiàn)有技術(shù)方案的拓展類型相對(duì)有限。雖然它已經(jīng)對(duì)uart、spi、i2c、1553b、can等常見(jiàn)接口進(jìn)行了拓展，但對(duì)于其他類型的總線(例如localbus總線)拓展卻未做詳細(xì)說(shuō)明。這種局限性限制了系統(tǒng)在面對(duì)多樣化接口需求時(shí)的靈活性和適應(yīng)性。在當(dāng)今高度集成和多元化的電子設(shè)備環(huán)境中，對(duì)多種總線類型的支持顯得尤為重要。因此，現(xiàn)有技術(shù)方案在總線拓展方面的不足，無(wú)疑成為了其進(jìn)一步發(fā)展和應(yīng)用的瓶頸。

技術(shù)實(shí)現(xiàn)思路

1、鑒于上述問(wèn)題，本發(fā)明提供用于克服上述問(wèn)題或者至少部分地解決上述問(wèn)題的一種總線接口擴(kuò)展系統(tǒng)。以解決接口數(shù)量類型限制問(wèn)題，實(shí)現(xiàn)低成本高效能的接口擴(kuò)展，提升系統(tǒng)性能和兼容性。

2、本發(fā)明提供了如下方案：

3、一種總線接口擴(kuò)展系統(tǒng)，包括：

4、主控單元；

5、fpga器件，所述fpga器件與所述主控單元通過(guò)pciex1接口相連；所述fpga器件包括pcie接口模塊、pcie硬核、地址譯碼模塊、中斷管理模塊以及總線接口模塊，所述總線接口模塊用于實(shí)現(xiàn)與外部設(shè)備相連；

6、所述中斷管理模塊用于執(zhí)行以下操作：

7、接收通過(guò)若干中斷信號(hào)線發(fā)送的所述外部設(shè)備產(chǎn)生的若干中斷請(qǐng)求，每個(gè)所述中斷信號(hào)線對(duì)應(yīng)一個(gè)中斷源；

8、按照預(yù)設(shè)的優(yōu)先級(jí)關(guān)系對(duì)若干所述中斷請(qǐng)求進(jìn)行排序；

9、根據(jù)優(yōu)先級(jí)排序結(jié)果按照等級(jí)高低的順序?qū)⑷舾伤鲋袛嗾?qǐng)求依次發(fā)送給所述主控單元；以便所述主控單元接收到所述中斷請(qǐng)求后采用中斷向量表法來(lái)管理中斷；所述中斷向量表法包括從中斷向量表中獲取所述中斷請(qǐng)求對(duì)應(yīng)的中斷服務(wù)程序入口地址，從而根據(jù)所述中斷服務(wù)程序入口地址對(duì)應(yīng)的中斷服務(wù)例程快速響應(yīng)中斷，所述中斷向量表中存儲(chǔ)有所有所述中斷源對(duì)應(yīng)的所述中斷服務(wù)程序入口地址。

10、優(yōu)選地：所述fpga器件還用接收所述中斷服務(wù)例程發(fā)送的ack中斷恢復(fù)指令，告知設(shè)備該中斷已經(jīng)被成功處理；并在接收到所述ack中斷恢復(fù)指后，向所述主控單元發(fā)送一個(gè)ack中斷響應(yīng)的確認(rèn)信號(hào)。

11、優(yōu)選地：所述總線接口模塊至少包括1路uart接口模塊、1路can接口模塊以及1路localbus接口模塊。

12、優(yōu)選地：所述主控單元包括飛騰嵌入式處理器e2000d的主控芯片。

13、優(yōu)選地：所述主控芯片包括用于存放操作系統(tǒng)及數(shù)據(jù)信息的全國(guó)產(chǎn)化的emmc、spiflash存儲(chǔ)啟動(dòng)固件以及l(fā)pddr4內(nèi)存顆粒。

14、根據(jù)本發(fā)明提供的具體實(shí)施例，本發(fā)明公開(kāi)了以下技術(shù)效果：

15、本申請(qǐng)實(shí)施例提供的一種總線接口擴(kuò)展系統(tǒng)，可以通過(guò)pciex1采用fpga擴(kuò)展多種總線，并通過(guò)先進(jìn)的中斷管理機(jī)制實(shí)現(xiàn)了多中斷源的高效管理，不僅提高了系統(tǒng)的可擴(kuò)展性和通用性，也大大提升了系統(tǒng)的實(shí)時(shí)性和穩(wěn)定性。國(guó)產(chǎn)低成本拓展總線領(lǐng)域具有重要的應(yīng)用價(jià)值。在系統(tǒng)接口和交互方面，通過(guò)板間連接器實(shí)現(xiàn)了與外部設(shè)備的通信及控制，使得系統(tǒng)能夠方便地與其他設(shè)備或系統(tǒng)進(jìn)行連接和交互。同時(shí)，系統(tǒng)還提供了gpio和pcie接口，用于與外部設(shè)備進(jìn)行數(shù)據(jù)交換和控制信號(hào)的傳輸。該系統(tǒng)的硬件配置充分考慮了系統(tǒng)的可擴(kuò)展性、兼容性、實(shí)時(shí)性和可靠性，通過(guò)多中斷管理、拓展localbus總線等關(guān)鍵技術(shù)手段，實(shí)現(xiàn)了系統(tǒng)的高效、穩(wěn)定運(yùn)行，為各種應(yīng)用場(chǎng)景提供了強(qiáng)有力的硬件支持。

16、當(dāng)然，實(shí)施本發(fā)明的任一產(chǎn)品并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。

技術(shù)特征：

1.一種總線接口擴(kuò)展系統(tǒng)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的總線接口擴(kuò)展系統(tǒng)，其特征在于，所述fpga器件還用接收所述中斷服務(wù)例程發(fā)送的ack中斷恢復(fù)指令，告知設(shè)備該中斷已經(jīng)被成功處理；并在接收到所述ack中斷恢復(fù)指后，向所述主控單元發(fā)送一個(gè)ack中斷響應(yīng)的確認(rèn)信號(hào)。

3.根據(jù)權(quán)利要求1所述的總線接口擴(kuò)展系統(tǒng)，其特征在于，所述總線接口模塊至少包括1路uart接口模塊、1路can接口模塊以及1路localbus接口模塊。

4.根據(jù)權(quán)利要求1所述的總線接口擴(kuò)展系統(tǒng)，其特征在于，所述主控單元包括飛騰嵌入式處理器e2000d的主控芯片。

5.根據(jù)權(quán)利要求4所述的總線接口擴(kuò)展系統(tǒng)，其特征在于，所述主控芯片包括用于存放操作系統(tǒng)及數(shù)據(jù)信息的全國(guó)產(chǎn)化的emmc、spi?flash存儲(chǔ)啟動(dòng)固件以及l(fā)pddr4內(nèi)存顆粒。

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種總線接口擴(kuò)展系統(tǒng)，可以通過(guò)PCIEx1采用FPGA擴(kuò)展多種總線，并通過(guò)先進(jìn)的中斷管理機(jī)制實(shí)現(xiàn)了多中斷源的高效管理，不僅提高了系統(tǒng)的可擴(kuò)展性和通用性，也大大提升了系統(tǒng)的實(shí)時(shí)性和穩(wěn)定性。國(guó)產(chǎn)低成本拓展總線領(lǐng)域具有重要的應(yīng)用價(jià)值。在系統(tǒng)接口和交互方面，通過(guò)板間連接器實(shí)現(xiàn)了與外部設(shè)備的通信及控制，使得系統(tǒng)能夠方便地與其他設(shè)備或系統(tǒng)進(jìn)行連接和交互。同時(shí)，系統(tǒng)還提供了GPIO和PCIe接口，用于與外部設(shè)備進(jìn)行數(shù)據(jù)交換和控制信號(hào)的傳輸。該系統(tǒng)的硬件配置充分考慮了系統(tǒng)的可擴(kuò)展性、兼容性、實(shí)時(shí)性和可靠性，通過(guò)多中斷管理、拓展Localbus總線等關(guān)鍵技術(shù)手段，實(shí)現(xiàn)了系統(tǒng)的高效、穩(wěn)定運(yùn)行，為各種應(yīng)用場(chǎng)景提供了強(qiáng)有力的硬件支持。

技術(shù)研發(fā)人員：曾鴻錦,李森,唐建,唐吉林,彭杰文,袁強(qiáng),徐碧輝
受保護(hù)的技術(shù)使用者：中國(guó)兵器裝備集團(tuán)自動(dòng)化研究所有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26