本技術(shù)涉及芯片驗證，具體而言，涉及一種soc級訪存驗證系統(tǒng)及方法、存儲控制器初始化方法。

背景技術(shù)：

1、隨著集成電路技術(shù)的快速發(fā)展，集成電路規(guī)模越來越大，成本也越來越高，一次流片的代價很大，為了在有限的時間內(nèi)對設(shè)計進行充分驗證，仿真加速驗證越發(fā)重要。

2、處理器芯片設(shè)計中，內(nèi)存的存儲控制器是最重要的模塊,所有程序的運行都是在內(nèi)存中進行的，其作用是存放cpu中的運算數(shù)據(jù)，以及與硬盤等外部存儲設(shè)備交換的數(shù)據(jù)，因此為了確保充分地驗證，需要對cpu核訪存及外設(shè)訪存進行充分驗證。驗證包括部件級訪存驗證和soc(system-on-chip，片上系統(tǒng))級訪存驗證。

3、在部件級訪存驗證中，包含存儲控制器和內(nèi)存，環(huán)境主要以uvm方法學(xué)構(gòu)建，存儲控制器初始化序列以事務(wù)包的形式通過寄存器接口驅(qū)動器發(fā)送，存儲控制器初始化序列在部件接口上打入，只需幾分鐘的時間，初始化配置完成后，訪存程序序列以事務(wù)包的形式通過數(shù)據(jù)接口驅(qū)動器發(fā)送，驗證程序序列在接口上直接發(fā)送，驗證速度非?？?。

4、在soc級訪存驗證中，最小環(huán)境也需集成處理器核、存儲控制器、內(nèi)存、flash(閃存)，激勵一般使用匯編或者c語言編寫存儲控制器初始化序列，轉(zhuǎn)換格式后放入到flash中，處理器核從flash取到存儲控制器初始化序列，再發(fā)送到各個存儲控制器上進行存儲控制器初始化配置。soc芯片包含多個存儲控制器，對于多個存儲控制器系統(tǒng)級初始化配置，按照串行順序方式進行配置，存儲控制器初始化完成后，處理器開始進行正常訪存數(shù)據(jù)通路訪問。然而，soc級訪存驗證的方法和程序?qū)崿F(xiàn)與部件級訪存驗證存在很大的差異性，需要重新開發(fā)驗證程序，驗證程序的重開發(fā)意味著可能會引入新的程序調(diào)試風(fēng)險，當(dāng)出現(xiàn)這種風(fēng)險時，會減緩驗證速度。

5、此外，隨著集成電路規(guī)模越來越大，soc級訪存驗證規(guī)模也逐步增大和復(fù)雜化，這就導(dǎo)致驗證時存儲控制器的初始化需要幾個小時甚至一天或幾天的時間。而存儲控制器的初始化時間過長將嚴重影響soc的驗證效率。

技術(shù)實現(xiàn)思路

1、本技術(shù)實施例的目的在于提供一種soc級訪存驗證系統(tǒng)及方法、存儲控制器初始化方法，用以提高soc級訪存驗證的驗證速度。

2、本技術(shù)實施例提供了一種soc級訪存驗證系統(tǒng)，包括：多個存儲控制器、以及每一存儲控制器對應(yīng)的部件級驗證環(huán)境；其中：每一所述存儲控制器與該存儲控制器對應(yīng)的部件級驗證環(huán)境連接；目標存儲控制器用于：接收所述部件級驗證環(huán)境下發(fā)的存儲控制器初始化序列進行初始化；所述目標存儲控制器為所述多個存儲控制器中的任一存儲控制器。

3、在上述soc級訪存驗證系統(tǒng)中，由于每一所述存儲控制器與該存儲控制器對應(yīng)的部件級驗證環(huán)境連接，因此基于上述soc級訪存驗證系統(tǒng)，一旦需要進行soc級訪存驗證，就可以利用各存儲控制器對應(yīng)的部件級驗證環(huán)境直接向各存儲控制器下發(fā)部件級訪存驗證時的存儲控制器初始化序列，實現(xiàn)各存儲控制器的初始化。這樣，一方面可以直接復(fù)用各存儲控制器對應(yīng)的部件級訪存驗證時所使用的存儲控制器初始化序列，無需重新進行存儲控制器初始化部分的程序重開發(fā)，不會引入新的程序調(diào)試風(fēng)險，從而可以提高驗證效率；另一方面，由于各存儲控制器對應(yīng)的部件級驗證環(huán)境可以各自獨立地向各存儲控制器下發(fā)存儲控制器初始化序列，那么也就意味著在進行soc級訪存驗證時，各存儲控制器可以并行地進行初始化。這樣就可以使得整個soc級訪存驗證的初始化過程用時可以縮減到接近單一一個存儲控制器的部件級初始化用時，整個soc級訪存驗證的初始化過程用時可以縮減至分鐘級，從而降低soc級訪存驗證過程中存儲控制器的初始化用時，進而降低了soc級訪存驗證的用時，提高了soc級訪存驗證的驗證速度，提高了soc級訪存驗證的驗證效率。

4、進一步地，所述soc級訪存驗證系統(tǒng)還包括：驗證指令下發(fā)模塊、仲裁模塊和內(nèi)存；其中：不同的所述存儲控制器分別與不同的所述內(nèi)存連接，且各所述存儲控制器分別通過不同的所述仲裁模塊接入各所述存儲控制器對應(yīng)的部件級驗證環(huán)境；且所述仲裁模塊還與所述驗證指令下發(fā)模塊連接；所述目標存儲控制器用于：在初始化階段，通過所連接的仲裁模塊接收所述部件級驗證環(huán)境下發(fā)的存儲控制器初始化序列，并以進行初始化；以及，在初始化完成后，通過所連接的仲裁模塊接收所述驗證指令下發(fā)模塊下發(fā)的驗證指令，以進行訪存驗證。

5、在上述實現(xiàn)方式中，在進行soc級訪存驗證時，通過仲裁模塊的作用，使得存儲控制器可以在初始化階段接收存儲控制器初始化序列進行初始化，而在初始化完成后接收驗證指令下發(fā)模塊下發(fā)的驗證指令進行訪存驗證。這樣即可在復(fù)用部件級驗證環(huán)境中的存儲控制器初始化序列完成初始化的同時，完成正常的驗證功能，保證驗證的正常進行。

6、進一步地，所述部件級驗證環(huán)境包括：所述存儲控制器初始化序列，寄存器代理器，結(jié)束控制器；所述寄存器代理器用于向所連接的所述仲裁模塊發(fā)送所述存儲控制器初始化序列；所述結(jié)束控制器被配置為在所述存儲控制器初始化序列發(fā)送完畢后不結(jié)束仿真。

7、可以理解，在正常的部件級驗證環(huán)境中會包括有寄存器代理器，在上述實現(xiàn)方案中，通過復(fù)用寄存器代理器實現(xiàn)存儲控制器初始化序列的外發(fā)，無需額外增加模塊。同時，通過設(shè)置結(jié)束控制器，并配置結(jié)束控制器在存儲控制器初始化序列發(fā)送完畢后不結(jié)束仿真，這就使得部件級驗證環(huán)境可以區(qū)別于執(zhí)行部件級訪存驗證時的流程，使得在復(fù)用部件級驗證環(huán)境的存儲控制器初始化序列實現(xiàn)初始化后，仿真還可以繼續(xù)進行，進而完成soc級訪存驗證，提高方案的可靠性。

8、進一步地，所述結(jié)束控制器以類形式實現(xiàn)，并具有判斷函數(shù)；所述判斷函數(shù)用于：在確定接收到預(yù)設(shè)的使能信號后，調(diào)用目標函數(shù)；所述目標函數(shù)為能夠使仿真不結(jié)束的函數(shù)。

9、通過上述實現(xiàn)方式，可以很容易地實現(xiàn)在存儲控制器初始化序列發(fā)送完畢后不結(jié)束仿真的功能，實現(xiàn)簡單。

10、進一步地，所述部件級驗證環(huán)境還包括：數(shù)據(jù)接口驅(qū)動器；所述數(shù)據(jù)接口驅(qū)動器被配置為不使用。

11、可以理解，在正常的部件級驗證環(huán)境中會包括有數(shù)據(jù)接口驅(qū)動器，在上述實現(xiàn)方案中，通過配置數(shù)據(jù)接口驅(qū)動器為不使用，從而防止部件級驗證環(huán)境產(chǎn)生錯誤的數(shù)據(jù)接收或發(fā)送操作，從而提高存儲控制器初始化序列的下發(fā)可靠性。

12、進一步地，所述驗證指令下發(fā)模塊包括：處理器核、驗證指令存儲模塊、網(wǎng)絡(luò)模塊；其中，所述處理器核、所述驗證指令存儲模塊和各所述仲裁模塊通過所述網(wǎng)絡(luò)模塊連接；所述驗證指令存儲模塊中存儲有驗證指令；所述處理器核用于從所述驗證指令存儲模塊中獲取驗證指令并通過所述網(wǎng)絡(luò)模塊下發(fā)給所述仲裁模塊。

13、在上述實現(xiàn)方案中，處理器核可以通過從驗證指令存儲模塊中取指(即獲取指令)并通過網(wǎng)絡(luò)模塊下發(fā)的方式實現(xiàn)對于各存儲控制器的訪存驗證，保證驗證的正常進行，提高了方案的可靠性。此外，由于各存儲控制器的初始化通過各存儲控制器的對應(yīng)的部件級驗證環(huán)境完成，因此驗證指令存儲模塊中無需再存儲存儲控制器初始化序列，因此也就可以降低對于驗證指令存儲模塊的存儲能力的需求，提高系統(tǒng)的可實現(xiàn)性。

14、本技術(shù)實施例還提供了一種soc級訪存驗證過程中的存儲控制器初始化方法，應(yīng)用于soc級訪存驗證系統(tǒng)的目標存儲控制器上；所述soc級訪存驗證系統(tǒng)包括：多個存儲控制器以及每一存儲控制器對應(yīng)的部件級驗證環(huán)境；其中：每一所述存儲控制器與該存儲控制器對應(yīng)的部件級驗證環(huán)境連接；所述目標存儲控制器為所述多個存儲控制器中的任一存儲控制器；所述方法包括：接收所連接的所述部件級驗證環(huán)境下發(fā)的存儲控制器初始化序列進行初始化。

15、基于上述實現(xiàn)方案，通過各存儲控制器對應(yīng)的部件級驗證環(huán)境直接向各存儲控制器下發(fā)部件級訪存驗證時的存儲控制器初始化序列，實現(xiàn)各存儲控制器的初始化。這樣一方面可以直接復(fù)用各存儲控制器對應(yīng)的部件級訪存驗證時所使用的存儲控制器初始化序列，無需重新進行存儲控制器初始化部分的程序重開發(fā)，不會引入新的程序調(diào)試風(fēng)險，從而可以提高驗證效率；另一方面，由于各存儲控制器對應(yīng)的部件級驗證環(huán)境可以各自獨立地向各存儲控制器下發(fā)存儲控制器初始化序列，那么也就意味著在進行soc級訪存驗證時，各存儲控制器可以并行地進行初始化。這樣就可以使得整個soc級訪存驗證的初始化過程用時可以縮減到接近單一一個存儲控制器的初始化用時，整個soc級訪存驗證的初始化過程用時可以縮減至分鐘級，從而降低soc級訪存驗證過程中存儲控制器的初始化用時，進而降低了soc級訪存驗證的用時，提高了soc級訪存驗證的驗證速度，提高了soc級訪存驗證的驗證效率。

16、本技術(shù)實施例還提供了一種soc級訪存驗證方法，應(yīng)用于soc級訪存驗證系統(tǒng)中；所述soc級訪存驗證系統(tǒng)包括：驗證指令下發(fā)模塊、仲裁模塊、內(nèi)存、多個存儲控制器、每一存儲控制器對應(yīng)的部件級驗證環(huán)境；其中：不同的所述存儲控制器分別與不同的所述內(nèi)存連接，且各所述存儲控制器分別通過不同的所述仲裁模塊接入各所述存儲控制器對應(yīng)的部件級驗證環(huán)境；且所述仲裁模塊還與所述驗證指令下發(fā)模塊連接；所述方法包括：目標存儲控制器通過所連接的仲裁模塊接收所述部件級驗證環(huán)境下發(fā)的存儲控制器初始化序列，以進行初始化；在初始化完成后，所述目標存儲控制器通過所連接的仲裁模塊接收所述驗證指令下發(fā)模塊下發(fā)的驗證指令，以進行訪存驗證；所述目標存儲控制器為所述多個存儲控制器中的任一存儲控制器。

17、基于上述實現(xiàn)方式，一方面可以直接復(fù)用各存儲控制器對應(yīng)的部件級訪存驗證時所使用的存儲控制器初始化序列，無需重新進行存儲控制器初始化部分的程序重開發(fā)，不會引入新的程序調(diào)試風(fēng)險，從而可以提高驗證效率；另一方面，由于各存儲控制器對應(yīng)的部件級驗證環(huán)境可以各自獨立地向各存儲控制器下發(fā)存儲控制器初始化序列，那么也就意味著在進行soc級訪存驗證時，各存儲控制器可以并行地進行初始化。這樣就可以使得整個soc級訪存驗證的初始化過程用時可以縮減到接近單一一個存儲控制器的初始化用時，整個soc級訪存驗證的初始化過程用時可以縮減至分鐘級，從而降低soc級訪存驗證過程中存儲控制器的初始化用時，進而降低了soc級訪存驗證的用時，提高了soc級訪存驗證的驗證速度，提高了soc級訪存驗證的驗證效率。

18、進一步地，所述部件級驗證環(huán)境包括：結(jié)束控制器；在通過所連接的仲裁模塊接收所述驗證指令下發(fā)模塊下發(fā)的驗證指令之前，所述方法還包括：將所述結(jié)束控制器配置為在所述存儲控制器初始化序列發(fā)送完畢后不結(jié)束仿真。

19、進一步地，所述驗證指令下發(fā)模塊包括：處理器核、驗證指令存儲模塊、網(wǎng)絡(luò)模塊；其中，所述處理器核、所述驗證指令存儲模塊和各所述仲裁模塊通過所述網(wǎng)絡(luò)模塊連接；所述驗證指令存儲模塊中存儲有驗證指令；其中：通過所連接的仲裁模塊接收到的所述驗證指令為所述處理器核從所述驗證指令存儲模塊中獲取到，并通過所述網(wǎng)絡(luò)模塊下發(fā)的驗證指令。