本技術(shù)涉及一種計(jì)算機(jī)板卡，特別是一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡。

背景技術(shù)：

1、慣性導(dǎo)航系統(tǒng)是利用陀螺儀和加速度計(jì)測(cè)量載體的加速度和角速度，并實(shí)時(shí)解算其速度、位置及姿態(tài)的系統(tǒng)，在慣性導(dǎo)航系統(tǒng)中，導(dǎo)航用計(jì)算機(jī)板卡是慣性導(dǎo)航系統(tǒng)的關(guān)鍵零部件。導(dǎo)航用計(jì)算機(jī)板卡的基本工作內(nèi)容體現(xiàn)在三個(gè)方面，分別為采集、解算和通信。導(dǎo)航用計(jì)算機(jī)板卡首先通過(guò)串口采集陀螺儀和加速度計(jì)輸出的數(shù)據(jù)，通過(guò)ttl接口接收衛(wèi)星天線輸出的定位授時(shí)信息，然后利用上個(gè)時(shí)刻的導(dǎo)航信息計(jì)算當(dāng)前時(shí)刻的導(dǎo)航信息，包括姿態(tài)、速度、位置，最后將處理后的數(shù)據(jù)輸出給存儲(chǔ)模塊。

2、然而，傳統(tǒng)的導(dǎo)航用計(jì)算機(jī)板卡大多采用arm+dsp+fpga、雙dsp+fpga、soc、sopc等架構(gòu)，不僅體積大、功耗高，而且io接口少、外設(shè)不靈活，后期的升級(jí)維護(hù)也不是很方便。因此，亟需研發(fā)一款新的導(dǎo)航用計(jì)算機(jī)板卡來(lái)解決上述問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型的目的在于，提供一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡。本實(shí)用新型不僅可以兼容大數(shù)據(jù)量存儲(chǔ)，而且體積小、功耗低；與此同時(shí)，其io擴(kuò)展接口豐富、外設(shè)擴(kuò)展靈活，還方便升級(jí)維護(hù)。

2、本實(shí)用新型的技術(shù)方案：一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，包括信息處理模塊，信息處理模塊分別連接有天線接口模塊、慣導(dǎo)接口模塊、ddr模塊、flash存儲(chǔ)模塊、emmc存儲(chǔ)模塊、串口更新模塊、can總線更新模塊、網(wǎng)口更新模塊、usb下載模塊、時(shí)鐘模塊和電源模塊；所述信息處理模塊為jfmql20s全可編程融合芯片，包括四核處理器，各個(gè)處理器之間通過(guò)核間中斷和共享內(nèi)存進(jìn)行數(shù)據(jù)通信。

3、前述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡中，所述信息處理模塊包括零核心處理器、一核心處理器、二核心處理器和三核心處理器；零核心處理器和一核心處理器構(gòu)成雙系統(tǒng)處理單元，二核心處理器和三核心處理器構(gòu)成雙邏輯單元。

4、前述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡中，零核心處理器分別與一核心處理器、二核心處理器以及三核心處理器相互通信；二核心處理器與三核心處理器相互通信。

5、前述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡中，零核心處理器分別與emmc存儲(chǔ)模塊、flash存儲(chǔ)模塊、串口更新模塊、can總線更新模塊、網(wǎng)口更新模塊和usb下載模塊相連。

6、前述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡中，二核心處理器分別與天線接口模塊；慣導(dǎo)接口模塊相連。

7、前述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡中，所述天線接口模塊為隔離芯片；天線接口模塊的輸入端與gnss衛(wèi)星天線的輸出端連接，天線接口模塊的輸出端和信息處理模塊的輸入端連接。

8、前述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡中，所述慣導(dǎo)接口模塊為隔離芯片；慣導(dǎo)接口模塊的輸入端與慣性測(cè)量單元的輸出端連接，慣導(dǎo)接口模塊的輸出端與信息處理模塊的輸入端連接。

9、與現(xiàn)有技術(shù)相比，本實(shí)用新型由信息處理模塊、天線接口模塊、慣導(dǎo)接口模塊、ddr模塊、flash存儲(chǔ)模塊、emmc存儲(chǔ)模塊、串口更新模塊、can總線更新模塊、網(wǎng)口更新模塊、usb下載模塊、時(shí)鐘模塊和電源模塊組成，具有處理能力強(qiáng)、體積小、功耗低、io接口豐富、外設(shè)擴(kuò)展靈活的優(yōu)點(diǎn)。與此同時(shí)，本申請(qǐng)的信息處理模塊采用jfmql20s全可編程融合芯片，jfmql20s全可編程融合芯片中設(shè)有四核處理器，雙系統(tǒng)+雙邏輯的設(shè)計(jì)架構(gòu)使導(dǎo)航數(shù)據(jù)預(yù)處理、算法計(jì)算、數(shù)據(jù)存儲(chǔ)功能劃分開(kāi)，各自處理器核心之間通過(guò)核間中斷和共享內(nèi)存進(jìn)行數(shù)據(jù)通信，這樣各功能模塊之間互相獨(dú)立又不失密切聯(lián)系，且按照功能進(jìn)行模塊劃分，各部分功能更明確、更方便后期升級(jí)維護(hù)。

10、本實(shí)用新型通過(guò)串口更新模塊、can總線更新模塊、網(wǎng)口更新模塊之間的相互配合，提供了串口、can總線、網(wǎng)口三種方式更新信息處理模塊的程序和讀寫emmc存儲(chǔ)芯片的數(shù)據(jù)，三種方式提升了導(dǎo)航用計(jì)算機(jī)板卡程序更新時(shí)的靈活性和穩(wěn)定性。

11、綜上所述，本實(shí)用新型不僅可以兼容大數(shù)據(jù)量存儲(chǔ)，而且體積小、功耗低；與此同時(shí)，其io擴(kuò)展接口豐富、外設(shè)擴(kuò)展靈活，還方便升級(jí)維護(hù)。

技術(shù)特征：

1.一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，其特征在于：包括信息處理模塊(1)，信息處理模塊(1)分別連接有天線接口模塊(2)、慣導(dǎo)接口模塊(3)、ddr模塊(4)、flash存儲(chǔ)模塊(5)、emmc存儲(chǔ)模塊(6)、串口更新模塊(7)、can總線更新模塊(8)、網(wǎng)口更新模塊(9)、usb下載模塊(10)、時(shí)鐘模塊(11)和電源模塊(12)；所述信息處理模塊(1)為jfmql20s全可編程融合芯片，包括四核處理器，各個(gè)處理器之間通過(guò)核間中斷和共享內(nèi)存進(jìn)行數(shù)據(jù)通信。

2.根據(jù)權(quán)利要求1所述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，其特征在于：所述信息處理模塊(1)包括零核心處理器、一核心處理器、二核心處理器和三核心處理器；零核心處理器和一核心處理器構(gòu)成雙系統(tǒng)處理單元，二核心處理器和三核心處理器構(gòu)成雙邏輯單元。

3.根據(jù)權(quán)利要求2所述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，其特征在于：零核心處理器分別與一核心處理器、二核心處理器以及三核心處理器相互通信；二核心處理器與三核心處理器相互通信。

4.根據(jù)權(quán)利要求2所述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，其特征在于：零核心處理器分別與emmc存儲(chǔ)模塊、flash存儲(chǔ)模塊、串口更新模塊、can總線更新模塊、網(wǎng)口更新模塊和usb下載模塊相連。

5.根據(jù)權(quán)利要求2所述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，其特征在于：二核心處理器分別與天線接口模塊；慣導(dǎo)接口模塊相連。

6.根據(jù)權(quán)利要求1所述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，其特征在于：所述天線接口模塊(2)為隔離芯片；天線接口模塊(2)的輸入端與gnss衛(wèi)星天線的輸出端連接，天線接口模塊的輸出端和信息處理模塊的輸入端連接。

7.根據(jù)權(quán)利要求1所述的一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，其特征在于：所述慣導(dǎo)接口模塊(3)為隔離芯片；慣導(dǎo)接口模塊(3)的輸入端與慣性測(cè)量單元的輸出端連接，慣導(dǎo)接口模塊(3)的輸出端與信息處理模塊(1)的輸入端連接。

技術(shù)總結(jié)
本技術(shù)公開(kāi)了一種兼容大數(shù)據(jù)量存儲(chǔ)的導(dǎo)航用計(jì)算機(jī)板卡，包括信息處理模塊(1)，信息處理模塊(1)分別連接有天線接口模塊(2)、慣導(dǎo)接口模塊(3)、DDR模塊(4)、FLASH存儲(chǔ)模塊(5)、EMMC存儲(chǔ)模塊(6)、串口更新模塊(7)、CAN總線更新模塊(8)、網(wǎng)口更新模塊(9)、USB下載模塊(10)、時(shí)鐘模塊(11)和電源模塊(12)；所述信息處理模塊(1)為JFMQL20S全可編程融合芯片，包括四核處理器，各個(gè)處理器之間通過(guò)核間中斷和共享內(nèi)存進(jìn)行數(shù)據(jù)通信。本技術(shù)不僅可以兼容大數(shù)據(jù)量存儲(chǔ)，而且體積小、功耗低；與此同時(shí)，其IO擴(kuò)展接口豐富、外設(shè)擴(kuò)展靈活，還方便升級(jí)維護(hù)。

技術(shù)研發(fā)人員：郭慧,陳緒堅(jiān),李志輝
受保護(hù)的技術(shù)使用者：浙江航天潤(rùn)博測(cè)控技術(shù)有限公司
技術(shù)研發(fā)日：20231228
技術(shù)公布日：2024/12/19