本發(fā)明涉及雷達信號處理技術(shù)領(lǐng)域，具體涉及一種基于千兆以太網(wǎng)的dsp陣列開發(fā)平臺。
背景技術(shù)：
隨著機載雷達性能的提升，雷達處理機中數(shù)字信號處理系統(tǒng)的數(shù)據(jù)吞吐量越來越大，dsp陣列規(guī)模也隨之增大。如果采用單核心的dsp構(gòu)成陣列，則所需得板卡數(shù)量有可能超過處理機所能容納的空間。為了解決這一問題，越來越多的選擇ti公司的tms32c6678系列dsp構(gòu)建信號陣列。tms32c6678系列dsp包含8額獨立運算核心，對外接口包括sgmii、rapidio、pci-e等，便于構(gòu)成密集型運算中心。
然而，tms32c6678的調(diào)試接口只有jtag，數(shù)據(jù)通信速率較低。通過jtag接口完成tms32c6678的8個內(nèi)核的應用程序加載，大約需要1分鐘左右的時間，如果需要加載多片tms32c6678，則需要更長的時間。這無疑降低系統(tǒng)的開發(fā)效率，影響整個系統(tǒng)的開發(fā)進度。
另外采用jtag接口進行調(diào)試，需要配合專用的調(diào)試仿真器，增加系統(tǒng)的購置和維護成本。
技術(shù)實現(xiàn)要素：
為了解決上述問題，本發(fā)明提供了一種基于千兆以太網(wǎng)的dsp陣列開發(fā)平臺。僅利用機載雷達內(nèi)部功能即可完成dsp陣列開發(fā)、調(diào)試，增加dsp陣列開發(fā)、調(diào)試效率；并縮減調(diào)試仿真器的購置、維護成本。
本發(fā)明基于千兆以太網(wǎng)的dsp陣列開發(fā)平臺主要包括：
上位機，通過千兆以太網(wǎng)連接設置在數(shù)據(jù)處理板的以太網(wǎng)交換機；
數(shù)據(jù)處理板，包括以太網(wǎng)交換機以及與所述以太網(wǎng)交換機連接的數(shù)據(jù)處理系統(tǒng)，所述數(shù)據(jù)處理系統(tǒng)中包括能夠存儲dsp陣列的各dsp應用加載程序以及調(diào)試解析程序，在調(diào)試過程中，其用于解析上位機調(diào)試軟件發(fā)送的調(diào)試指令，將解析后的調(diào)試指令發(fā)送給dsp陣列，并且轉(zhuǎn)發(fā)dsp陣列發(fā)往上位機的數(shù)據(jù)；在完成開發(fā)調(diào)試后，能夠?qū)sp應用加載程序發(fā)送給各dsp，實現(xiàn)dsp程序加載；
dsp陣列，設置有若干dsp,各dsp通過以太網(wǎng)連接所述以太網(wǎng)交換機，能夠接收數(shù)據(jù)處理系統(tǒng)發(fā)送來的調(diào)試指令及應用加載程序。
優(yōu)選的是，所述dsp陣列中的各dsp板上均設置有一個以太網(wǎng)子交換機，dsp板上的各dsp通過以太網(wǎng)子交換機連接所述以太網(wǎng)交換機。
本發(fā)明具有以下優(yōu)點和效果：
1、實現(xiàn)基于千兆以太網(wǎng)的dsp陣列開發(fā)平臺，通信速度快、提高調(diào)試進度，降低產(chǎn)品開發(fā)周期；
2、利用機載雷達現(xiàn)有硬件平臺即可實現(xiàn)dsp陣列的調(diào)試、開發(fā)，摒棄對專用硬件仿真器的依賴，具有很強的可操作性、靈活性，可大幅縮減現(xiàn)有開發(fā)平臺的構(gòu)建成本。
本發(fā)明可廣泛應用于采用tms32c6678系列dsp構(gòu)建的dsp陣列的調(diào)試，應用前景廣闊。
附圖說明
圖1為本發(fā)明基于千兆以太網(wǎng)的dsp陣列開發(fā)平臺的一優(yōu)選實施例的方法系統(tǒng)架構(gòu)圖。
具體實施例
為使本發(fā)明實施的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行更加詳細的描述。在附圖中，自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。下面結(jié)合附圖對本發(fā)明的實施例進行詳細說明。
如圖1所示，一種基于千兆以太網(wǎng)的dsp陣列開發(fā)平臺，主要包括上位機pc、千兆以太網(wǎng)數(shù)據(jù)鏈路、多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)、信號處理陣列，具體如下。
所述的上位機pc運行調(diào)試軟件，是調(diào)試平臺的人機接口，用于產(chǎn)生dsp陣列運行的程序代碼、發(fā)送調(diào)試指令，并顯示調(diào)試結(jié)果信息。
所述的上位機pc具備千兆以太網(wǎng)通信功能，可通過千兆以太網(wǎng)數(shù)據(jù)鏈路與多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)進行數(shù)據(jù)通信，所采用的網(wǎng)絡協(xié)議是tcp/ip協(xié)議或者udp協(xié)議。
所述的多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)是機載雷達數(shù)據(jù)處理的一部分，能夠運行vxworks實時操作系統(tǒng)，多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)包括一片以太網(wǎng)交換機和一片多核powerpc處理器，其中多核powerpc處理器通過sgmii或者rgmii接口與以太網(wǎng)交換機相連，并通過以太網(wǎng)交換機的千兆網(wǎng)口與上位機pc、dsp陣列的以太網(wǎng)交換機的網(wǎng)口相連，或者通過以太網(wǎng)交換機直接與各dsp相連，多核powerpc處理器用于解析上位機調(diào)試軟件發(fā)送的調(diào)試指令，將調(diào)試指令發(fā)送給dsp陣列，并且轉(zhuǎn)發(fā)dsp陣列發(fā)往上位機的數(shù)據(jù)；
本實施例中多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)運行vxworks實時操作系統(tǒng)，并且駐留dsp陣列調(diào)試過程所需的應用程序。多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)通過千兆以太網(wǎng)接收上位機pc發(fā)送的調(diào)試指令，解析出調(diào)試命令所針對的具體dsp節(jié)點后，通過千兆以太網(wǎng)發(fā)送給該節(jié)點的dsp。某個節(jié)點的dsp如果需要反饋給上位機pc數(shù)據(jù)，首先通過千兆以太網(wǎng)發(fā)送給多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)，多核powerpc處理器的數(shù)據(jù)處理系統(tǒng)對數(shù)據(jù)進行處理后，通過千兆以太網(wǎng)發(fā)送給上位機pc。
本實施例中dsp陣列由一塊或者多塊dsp板構(gòu)成，備選實施方式中，所述的每塊dsp板包含一片以太網(wǎng)子交換機及多片tms32c6678系列dsp，其中每片dsp通過sgmii接口與以太網(wǎng)交換機相連。通過以太網(wǎng)子交換機將各dsp板上的若干dsp與數(shù)據(jù)處理板上的以太網(wǎng)交換機相連，實現(xiàn)與多核powerpc處理器的千兆以太網(wǎng)通信鏈路。
上述實施例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受實施例的限制，其他任何未背離本發(fā)明的精神實質(zhì)與原理下所做的改變、修飾、替代、組合、簡化，均應為等效的置換方式，都包含在本發(fā)明的保護范圍之內(nèi)。
最后需要指出的是：以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制。盡管參照前述實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應當理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。