技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開了一種基于FPGA的PCIe與SRIO總線橋接系統(tǒng)，其中，PCIe?IP核用于與上游設(shè)備數(shù)據(jù)交互，將上游設(shè)備發(fā)來的數(shù)據(jù)包轉(zhuǎn)換為AXI4總線事務(wù)，將內(nèi)部的AXI4總線事務(wù)轉(zhuǎn)換為PCIe數(shù)據(jù)包，發(fā)送給上游設(shè)備；SRIO?IP核，用于與對端SRIO設(shè)備通信；SRIO主模式DMA傳輸控制器模塊用于主動發(fā)起數(shù)據(jù)請求；SRIO從模式DMA傳輸控制器模塊用于響應(yīng)對端設(shè)備的數(shù)據(jù)請求；Microblaze處理器用于執(zhí)行系統(tǒng)初始化配置以及數(shù)據(jù)傳輸?shù)恼{(diào)度工作；數(shù)據(jù)緩存模塊用于PCIe與SRIO總線進行數(shù)據(jù)交互過程中，對中間過程數(shù)據(jù)進行暫存。

技術(shù)研發(fā)人員：王嘯林;張力
受保護的技術(shù)使用者：北京計算機技術(shù)及應(yīng)用研究所
技術(shù)研發(fā)日：2017.06.27
技術(shù)公布日：2017.09.26