本發(fā)明涉及安全通信技術(shù)領(lǐng)域，特別涉及一種基于分時(shí)交替采樣的高速量子隨機(jī)數(shù)發(fā)生系統(tǒng)。

背景技術(shù)：

隨機(jī)序列發(fā)生器是信息安全芯片或者信息安全系統(tǒng)中不可缺少的一部分，對(duì)于很多加密系統(tǒng)來(lái)說(shuō)，其安全性完全取決于所使用的密鑰和一些協(xié)議中的參數(shù)等。若采用傳統(tǒng)模型產(chǎn)生的偽隨機(jī)序列作為密鑰，如果攻擊者擁有足夠的計(jì)算能力，則完全可以預(yù)測(cè)到偽隨機(jī)序列的產(chǎn)生規(guī)律，從而破解密鑰。對(duì)于使用偽隨機(jī)序列的安全系統(tǒng)來(lái)說(shuō)，采用軟件方法產(chǎn)生的偽隨機(jī)序列，并不能保證足夠的不確定性，這使得偽隨機(jī)序列成為加密系統(tǒng)性能提高的瓶頸。

量子隨機(jī)數(shù)發(fā)生器是迄今為止唯一的從理論上可以論證的真正的隨機(jī)數(shù)發(fā)生器，其本質(zhì)是由量子力學(xué)的基本原理決定的。隨著當(dāng)前量子通信領(lǐng)域的高速發(fā)展，對(duì)真正的隨機(jī)數(shù)發(fā)生器的性能和速度都提出了極大的要求。

現(xiàn)在市場(chǎng)上商業(yè)化量產(chǎn)的量子隨機(jī)數(shù)發(fā)生器利用單光子路徑選擇方案，比特率僅為4mbps，產(chǎn)生真隨機(jī)數(shù)的速率較慢，無(wú)法滿(mǎn)足實(shí)用化量子密碼系統(tǒng)等對(duì)隨機(jī)性質(zhì)量和安全性要求較高的應(yīng)用需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明目的在于提供一種基于分時(shí)交替采樣的高速量子隨機(jī)數(shù)發(fā)生系統(tǒng)，以解決現(xiàn)有技術(shù)中商業(yè)化量產(chǎn)的量子隨機(jī)數(shù)發(fā)生器利用單光子路徑選擇方案，比特率僅為4mbps，產(chǎn)生真隨機(jī)數(shù)的速率較慢，無(wú)法滿(mǎn)足實(shí)用化量子密碼系統(tǒng)等對(duì)隨機(jī)性質(zhì)量和安全性要求較高的應(yīng)用需求的技術(shù)性缺陷。

本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

一種基于分時(shí)交替采樣的高速量子隨機(jī)數(shù)發(fā)生系統(tǒng)，包括依次連接的隨機(jī)數(shù)熵源、平衡零差探測(cè)模塊、ad采樣模塊、隨機(jī)信號(hào)處理模塊以及數(shù)據(jù)傳輸與通信模塊，所述ad采樣模塊包括差分放大器與分時(shí)交替采樣電路，所述分時(shí)交替采樣電路包括多路高速adc芯片，該些多路高速adc芯片并行連接，并一端通過(guò)差分放大器連接平衡零差探測(cè)模塊，另一端連接隨機(jī)信號(hào)處理模塊。

優(yōu)選地，所述系統(tǒng)包括兩路高速adc芯片。

優(yōu)選地，所述隨機(jī)數(shù)熵源包括激光器驅(qū)動(dòng)電路單元、信號(hào)激光器、tec制冷驅(qū)動(dòng)電路單元以及偏振分束器，所述激光器驅(qū)動(dòng)電路單元依次連接信號(hào)激光器、偏振分束器以及平衡零差探測(cè)模塊，所述信號(hào)激光器還連接tec制冷驅(qū)動(dòng)電路單元，所述激光器驅(qū)動(dòng)電路單元與tec制冷驅(qū)動(dòng)電路單元還分別通過(guò)控制信號(hào)/總線(xiàn)連接信號(hào)處理模塊。

優(yōu)選地，所述平衡零差探測(cè)模塊包括平衡零差探測(cè)器、跨阻放大電路單元和濾波電路單元，所述平衡零差探測(cè)器前端連接偏振分束器，另一端通過(guò)阻抗匹配依次連接跨阻放大電路單元、濾波電路單元以及ad采樣模塊部分的差分放大器，所述平衡零差探測(cè)器加載有偏置電壓。

優(yōu)選地，所述隨機(jī)信號(hào)處理模塊包括fpga電路單元，所述fpga電路單元連接有時(shí)鐘復(fù)位電路單元、配置電路單元和數(shù)據(jù)緩存電路單元以及數(shù)據(jù)傳輸與通信模塊，所述高速adc芯片分別連接fpga電路單元的輸入口。

優(yōu)選地，所述數(shù)據(jù)傳輸與通信模塊包括usb接口、以太網(wǎng)接口、rs/422，所述usb接口通過(guò)usb驅(qū)動(dòng)連接fpga電路單元，所述以太網(wǎng)接口通過(guò)phy連接fpga電路單元，所述rs/422通過(guò)隔離驅(qū)動(dòng)連接fpga電路單元。

優(yōu)選地，所述系統(tǒng)還包括干涉儀自反饋模塊，所述干涉儀自反饋模塊包括激光功率反饋模塊、pid控制單元和控制信號(hào)輸出電路，所述激光功率反饋模塊一端連接隨機(jī)數(shù)熵源，另一端依次連接運(yùn)算放大器、adc單元以及pid控制單元，所述pid控制單元內(nèi)置在fpga電路單元中，所述控制信號(hào)輸出電路一端連接隨機(jī)信號(hào)處理模塊，另一端連接隨機(jī)數(shù)熵源。

優(yōu)選地，所述控制信號(hào)輸出電路包括與fpga電路單元輸出端連接dac單元以及與偏振分束器連接的高壓驅(qū)動(dòng)單元，所述dac單元與高壓驅(qū)動(dòng)單元連接。

與現(xiàn)有技術(shù)相比，本發(fā)明有以下有益效果：

本發(fā)明的基于分時(shí)交替采樣的高速量子隨機(jī)數(shù)發(fā)生系統(tǒng)，通過(guò)利用多路高速adc以并行的方式，分時(shí)交替對(duì)系統(tǒng)中的模擬隨機(jī)信號(hào)進(jìn)行高速采樣，在fpga內(nèi)對(duì)量化后的隨機(jī)數(shù)進(jìn)行合成編排，與傳統(tǒng)的單一adc采樣相比，成倍的提高了采樣速率，即提高了隨機(jī)數(shù)序列的生成速率，另外，也摒棄了傳統(tǒng)采用單個(gè)高位的adc采樣芯片，在一定程度上降低了系統(tǒng)實(shí)現(xiàn)的成本。

附圖說(shuō)明

圖1為本發(fā)明基于分時(shí)交替采樣的高速量子隨機(jī)數(shù)發(fā)生系統(tǒng)的原理框圖；

圖2為本發(fā)明分時(shí)交替采樣電路的原理框圖。

圖中：隨機(jī)數(shù)熵源100，激光器驅(qū)動(dòng)電路單元101，信號(hào)激光器102，tec制冷驅(qū)動(dòng)電路單元103，偏振分束器104，平衡零差探測(cè)模塊200，平衡零差探測(cè)器201，跨阻放大電路單元202，濾波電路單元203，偏置電壓204，ad采樣模塊300，差分放大器301，高速adc芯片302，隨機(jī)信號(hào)處理模塊400，fpga電路單元401，時(shí)鐘復(fù)位電路單元402，配置電路單元403，數(shù)據(jù)緩存電路單元404，數(shù)據(jù)傳輸與通信模塊500，usb接口501，以太網(wǎng)接口502，rs/422503，干涉儀自反饋模塊600，光功率反饋模塊601，運(yùn)算放大器602，adc單元603，dac單元604，高壓驅(qū)動(dòng)單元605。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明進(jìn)行清楚、完整地描述。

如圖1所示，一種基于分時(shí)交替采樣的高速量子隨機(jī)數(shù)發(fā)生系統(tǒng)，包括依次連接的隨機(jī)數(shù)熵源100、平衡零差探測(cè)模塊200、ad采樣模塊300、隨機(jī)信號(hào)處理模塊400以及數(shù)據(jù)傳輸與通信模塊500，所述ad采樣模塊300包括差分放大器301與分時(shí)交替采樣電路，所述分時(shí)交替采樣電路包括多路高速adc芯片302，該些多路高速adc芯片302并行連接，并一端通過(guò)差分放大器301連接平衡零差探測(cè)模塊200，另一端連接隨機(jī)信號(hào)處理模塊400，本發(fā)明采用的adc的型號(hào)為ad9634bcpz-250，本發(fā)明主要為采用多路同類(lèi)型的高速adc芯片301并行對(duì)同一熵源的模擬信號(hào)分時(shí)循環(huán)交替進(jìn)行采樣，獲取高速的隨機(jī)數(shù)初始序列。所述隨機(jī)數(shù)熵源100包括激光器驅(qū)動(dòng)電路單元101、信號(hào)激光器102、tec制冷驅(qū)動(dòng)電路單元103以及偏振分束器104，所述激光器驅(qū)動(dòng)電路單元101依次連接信號(hào)激光器102、偏振分束器104以及平衡零差探測(cè)模塊200，所述信號(hào)激光器102還連接tec制冷驅(qū)動(dòng)電路單元103，所述激光器驅(qū)動(dòng)電路單元101與tec制冷驅(qū)動(dòng)電路單元103還分別通過(guò)控制信號(hào)/總線(xiàn)連接信號(hào)處理模塊400。所述平衡零差探測(cè)模塊200包括平衡零差探測(cè)器201、跨阻放大電路單元202和濾波電路單元203，所述平衡零差探測(cè)器201前端連接偏振分束器104，另一端通過(guò)阻抗匹配依次連接跨阻放大電路單元202、濾波電路單元203以及ad采樣模塊300部分的差分放大器301，所述平衡零差探測(cè)器201加載有偏置電壓204，本實(shí)施例中，所述系統(tǒng)包括兩路高速adc芯片302，采用兩路同樣的高速adc芯片進(jìn)行并行分時(shí)交替采樣，可使采樣速率提高兩倍，與其匹配的前端濾波電路單元203和差分放大器301設(shè)計(jì)框圖如圖2所示，平衡零差探測(cè)器201包含有前置放大電路，所述前置放大電路采用高帶寬ingaas光電二極管對(duì)兩路入射激光轉(zhuǎn)換為兩路電流信號(hào)，然后采用高速放大器將兩路電流信號(hào)的差值進(jìn)行放大。所述隨機(jī)信號(hào)處理模塊400包括fpga電路單元401，所述fpga電路單元401連接有時(shí)鐘復(fù)位電路單元402、配置電路單元403和數(shù)據(jù)緩存電路單元404以及數(shù)據(jù)傳輸與通信模塊500，所述高速adc芯片302分別連接fpga電路單元401的輸入口，其中，經(jīng)過(guò)adc芯片302量化以后的隨機(jī)數(shù)里包含一定的偏置量和自相關(guān)性，為了減少這種偏置量和自相關(guān)性，需要對(duì)數(shù)據(jù)進(jìn)行數(shù)學(xué)后處理。隨機(jī)數(shù)后處算法主要涉及到大規(guī)模矩陣運(yùn)算，如fft、ifft、哈希數(shù)據(jù)抽取和輸出數(shù)據(jù)編碼等。這些處理算法主要由fpga來(lái)實(shí)現(xiàn)，需要大量的運(yùn)算資源和數(shù)據(jù)交互緩存資源。所述數(shù)據(jù)傳輸與通信模塊500包括usb接口501、以太網(wǎng)接口502、rs/422503，所述usb接口501通過(guò)usb驅(qū)動(dòng)連接fpga電路單元401，所述以太網(wǎng)接口502通過(guò)phy連接fpga電路單元401，所述rs/422503通過(guò)隔離驅(qū)動(dòng)連接fpga電路單元401，系統(tǒng)將通過(guò)fpga電路單元401提純后的隨機(jī)數(shù)序列通過(guò)usb、千兆以太網(wǎng)等接口傳輸?shù)缴衔粰C(jī)用于測(cè)試分析，通過(guò)rs-422接口接收上位機(jī)的控制指令和返回工作狀態(tài)參數(shù)等信息。

所述系統(tǒng)還包括干涉儀自反饋模塊600，所述干涉儀自反饋模塊600包括激光功率反饋模塊601、pid控制單元和控制信號(hào)輸出電路，所述激光功率反饋模塊601一端連接隨機(jī)數(shù)熵源100，另一端依次連接運(yùn)算放大器602、adc單元603以及pid控制單元，所述pid控制單元內(nèi)置在fpga電路單元401中，所述控制信號(hào)輸出電路一端連接隨機(jī)信號(hào)處理模塊400，另一端連接隨機(jī)數(shù)熵源100。所述控制信號(hào)輸出電路包括與fpga電路單元401輸出端連接dac單元604以及與偏振分束器104連接的高壓驅(qū)動(dòng)單元605，所述dac單元604與高壓驅(qū)動(dòng)單元605連接，系統(tǒng)通過(guò)閉環(huán)回路實(shí)時(shí)穩(wěn)定控制干涉儀，減小相位漂移對(duì)噪聲信號(hào)的影響，pid控制單元控制算法在fpga內(nèi)部實(shí)現(xiàn)，根據(jù)反饋模塊的參數(shù)實(shí)時(shí)調(diào)節(jié)高壓驅(qū)動(dòng)輸出。

綜合本發(fā)明的結(jié)構(gòu)可知，本發(fā)明的基于分時(shí)交替采樣的高速量子隨機(jī)數(shù)發(fā)生系統(tǒng)，通過(guò)利用多路高速adc以并行的方式，分時(shí)交替對(duì)系統(tǒng)中的模擬隨機(jī)信號(hào)進(jìn)行高速采樣，在fpga內(nèi)對(duì)量化后的隨機(jī)數(shù)進(jìn)行合成編排，與傳統(tǒng)的單一adc采樣相比，成倍的提高了采樣速率，即提高了隨機(jī)數(shù)序列的生成速率，另外，也摒棄了傳統(tǒng)采用單個(gè)高位的adc采樣芯片，在一定程度上降低了系統(tǒng)實(shí)現(xiàn)的成本。