本發(fā)明主要涉及服務(wù)器主板設(shè)計(jì)領(lǐng)域，尤其涉及一種可以監(jiān)控vr狀態(tài)的主板及其設(shè)計(jì)方法。
背景技術(shù)：
：目前，每一個(gè)服務(wù)器主板上均存在多組vr方案，每組vr方案輸出不同的電壓供服務(wù)器中各個(gè)設(shè)備使用，為了對(duì)服務(wù)器的狀態(tài)進(jìn)行進(jìn)行有效的監(jiān)控，在現(xiàn)有設(shè)計(jì)中，通常采用bmc檢測(cè)vr方案輸出電壓的方式來(lái)實(shí)現(xiàn)整個(gè)系統(tǒng)的電壓監(jiān)測(cè)。現(xiàn)有設(shè)計(jì)的實(shí)現(xiàn)原理為：vr方案輸出電壓通過一組分壓電壓分壓后反饋回bmc。在此過程中，信號(hào)易被其它噪聲所干擾。為避免干擾導(dǎo)致的誤動(dòng)作，現(xiàn)有設(shè)計(jì)中，bmc連續(xù)多次抓取該vr方案輸出電壓值，忽略抓取所有數(shù)據(jù)中的最大值和最小值，剩余數(shù)據(jù)做平均數(shù)用以反應(yīng)此時(shí)vr方案輸出電壓，但是，此方案占用bmc資源較多，讀取單組vr方案輸出電壓時(shí)間較長(zhǎng)，且該方案無(wú)法獲悉vr方案輸出電流值，任意一組vr方案異常導(dǎo)致系統(tǒng)掉電時(shí)也無(wú)法獲悉掉電原因，不利于進(jìn)行debug。技術(shù)實(shí)現(xiàn)要素：為了解決上述問題，本發(fā)明提供了一種可以監(jiān)控vr狀態(tài)的主板及其設(shè)計(jì)方法，可以實(shí)現(xiàn)bmc實(shí)時(shí)抓取所有vr方案工作狀態(tài)，包括vr方案輸出電壓、輸出電流及功耗等信息，同時(shí)若任意一組vr方案發(fā)生異常導(dǎo)致系統(tǒng)掉電時(shí)，bmc能夠記錄具體掉電位置及掉電原因，方便研發(fā)人員進(jìn)行debug。本發(fā)明采用以下技術(shù)方案：一種可以監(jiān)控vr狀態(tài)的主板，包括bmc和若干vr方案，所有vr方案的clk信號(hào)和data信號(hào)連接在同一條i2c總線上，i2c總線上的clk信號(hào)接入bmc的gpio0管腳，i2c總線上的data信號(hào)接入bmc的gpio1管腳，所有vr方案的fault#管腳均連接在bmc的gpio2管腳上，bmc的gpio2管腳通過電阻r1上拉至電壓v1。進(jìn)一步的，bmc的vcc分別接電壓v1、mos0漏極、mos1源極，mos0源極接電壓v0，mos1漏極接電壓v2，電壓v2通過一個(gè)超級(jí)電容c接地。進(jìn)一步的，每一個(gè)vr方案內(nèi)，fault#管腳連接mos3漏極，mos3源極接地，mos3柵極接輸入信號(hào)。進(jìn)一步的，每一個(gè)vr方案中，saddr_l管腳通過電阻r5接地，saddr_m管腳通過電阻r4接地。一種可以監(jiān)控vr狀態(tài)的主板的設(shè)計(jì)方法，其特征在于，所述的方法包括以下步驟：步驟1：選用帶有i2c總線的vr方案，并將所有vr方案與bmc互聯(lián)；步驟2：將所有vr方案的fault#管腳與bmc連接；步驟3：設(shè)定每個(gè)vr方案的地址。進(jìn)一步的，所述的設(shè)計(jì)方法還包括步驟4：在bmc的vcc端增加一路超級(jí)電容供電線路。進(jìn)一步的，所述步驟1中，將所有vr方案與bmc互聯(lián)的具體步驟為：將所有vr方案的clk信號(hào)和data信號(hào)連接在同一條i2c總線上，將i2c總線的clk信號(hào)接入bmc的gpio0管腳，將data信號(hào)接入bmc的gpio1管腳，實(shí)現(xiàn)bmc和所有vr方案的互聯(lián)。進(jìn)一步的，步驟2的具體實(shí)現(xiàn)過程為：1)將所有vr方案的fault#管腳與bmc的gpio2管腳連接；2)在gpio2管腳處設(shè)置電阻r1實(shí)現(xiàn)電壓上拉；3)將vr方案控制fault#管腳的方式設(shè)定為漏極開路控制。進(jìn)一步的，步驟3的具體實(shí)現(xiàn)過程為：1)每一個(gè)vr方案的saddr_l管腳設(shè)置對(duì)地電阻r5，,saddr_m管腳設(shè)置對(duì)地電阻r4；2)建立r4、r5阻值與地址對(duì)應(yīng)關(guān)系表如下：?jiǎn)挝?kω)2.262.673.164.025.368.0616.0open2.26fcdcbc9c7c5c3c1c2.67f8d8b898785838reserved3.16f4d4b494745434144.02f0d0b090705030105.36ecccac8c6c4c2c0c8.06e8c8a888684828c816.0e4c4a48464442404opene0c0a080604020reserved其中，第一行為電阻r4的阻值，左起第一列為電阻r5阻值；3)根據(jù)該vr方案r4的實(shí)際阻值，確定橫向坐標(biāo)；4)根據(jù)該vr方案r5的實(shí)際阻值，確定縱向坐標(biāo)；5)將3)和4)獲取的橫坐標(biāo)和縱坐標(biāo)交叉獲得一個(gè)唯一坐標(biāo)，獲得的唯一坐標(biāo)處即為該vr方案的地址；6)重復(fù)步驟3)—5)，獲得每一個(gè)vr方案的地址。本發(fā)明的有益效果是：1、將所有vr方案的clk信號(hào)和data信號(hào)連接在同一條i2c總線上，將i2c總線的clk信號(hào)接入bmc的gpio0管腳，將data信號(hào)接入bmc的gpio1管腳，實(shí)現(xiàn)了bmc和所有vr方案的互聯(lián)；將所有vr方案的fault#管腳連接在bmc的gpio2管腳上，此信號(hào)通過r1電阻上拉至電壓v1，正常工作時(shí)顯示為高電平信號(hào)，當(dāng)任意一組vr方案發(fā)生異常時(shí)，該組vr方案的fault#管腳將會(huì)被vr方案強(qiáng)制拉低至低電平，bmc的gpio2管腳接收到此信號(hào)由高電平變?yōu)榈碗娖?，?huì)通過i2c總線將此時(shí)的vr工作狀態(tài)log在bmc日志，研發(fā)人員通過讀取bmc的log日志，可直接定位系統(tǒng)異常vr所在，進(jìn)而解析異常原因。2、系統(tǒng)正常工作時(shí)，bmcvcc管腳的供電電壓v1由v0提供，此時(shí)mos0導(dǎo)通、mos1截止；當(dāng)電壓v0的供電vr發(fā)生異常時(shí)，mos0將立即截止，mos1立即導(dǎo)通，電壓v1由超級(jí)電容c的輸出電壓v2提供，避免bmc供電v1掉電，無(wú)法及時(shí)logvr異常信息。3、vr方案控制fault#管腳的方式為漏極開路控制線路，當(dāng)vr方案發(fā)生異常導(dǎo)致輸出電壓異常時(shí)，vr方案內(nèi)部會(huì)通過控制輸入信號(hào)控制內(nèi)部mos3導(dǎo)通，這樣輸出管腳fault#就會(huì)接地，輸出低電平信號(hào)，從而更加快速的實(shí)現(xiàn)異常判斷。4、為避免數(shù)據(jù)傳輸是產(chǎn)生沖突，需對(duì)各組vr方案定義不同地址，通過建立r4、r5阻值與地址對(duì)應(yīng)關(guān)系表，可根據(jù)vr方案saddr_l管腳和saddr_m管腳的對(duì)地電阻r4和r5阻值進(jìn)行相應(yīng)設(shè)定。附圖說(shuō)明圖1是本發(fā)明主板的結(jié)構(gòu)原理圖；圖2是本發(fā)明vr方案內(nèi)部fault#管腳的連接關(guān)系圖；圖3是本發(fā)明vr方案saddr_l管腳和saddr_m管腳的連接關(guān)系圖；圖4是本發(fā)明設(shè)計(jì)方法的流程圖。具體實(shí)施方式為了使本領(lǐng)域的技術(shù)人員能夠更好地理解、實(shí)現(xiàn)本發(fā)明，下面通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。如圖1所示的一種可以監(jiān)控vr狀態(tài)的主板，包括bmc和若干vr方案，所有vr方案的clk信號(hào)和data信號(hào)連接在同一條i2c總線上，i2c總線上的clk信號(hào)接入bmc的gpio0管腳，i2c總線上的data信號(hào)接入bmc的gpio1管腳，所有vr方案的fault#管腳均連接在bmc的gpio2管腳上，bmc的gpio2管腳通過電阻r1上拉至電壓v1。當(dāng)任意一組vr方案發(fā)生異常時(shí)，該組vr方案的fault#管腳將會(huì)被vr方案強(qiáng)制拉低至低電平，bmc的gpio3管腳接收到此信號(hào)由高電平變?yōu)榈碗娖?，?huì)通過i2c總線將此時(shí)的vr工作狀態(tài)log在bmc日志，研發(fā)人員通過讀取bmc的log日志，可直接定位系統(tǒng)異常vr所在，進(jìn)而解析異常原因。bmc的vcc分別接電壓v1、mos0漏極、mos1源極，mos0源極接電壓v0，mos1漏極接電壓v2，電壓v2通過一個(gè)超級(jí)電容c接地。其中的mos0和mos1均為對(duì)稱mos管。系統(tǒng)正常工作時(shí)，bmcvcc管腳的供電電壓v1由v0提供，此時(shí)mos0導(dǎo)通、mos1截止；當(dāng)電壓v0的供電vr發(fā)生異常時(shí)，mos0將立即截止，mos1立即導(dǎo)通，電壓v1由超級(jí)電容c的輸出電壓v2提供，避免bmc供電v1掉電，無(wú)法及時(shí)logvr異常信息。vr方案控制fault#管腳的方式為漏極開路控制線路，每一個(gè)vr方案內(nèi)，fault#管腳連接mos3漏極，mos3源極接地，mos3柵極接輸入信號(hào)，如圖2所示。vr方案發(fā)生異常導(dǎo)致輸出電壓異常時(shí)，vr方案內(nèi)部會(huì)通過控制輸入信號(hào)控制內(nèi)部mos3導(dǎo)通，這樣輸出管腳fault#就會(huì)接地，輸出低電平信號(hào)。其中的mos3為對(duì)稱mos管。每一個(gè)vr方案中，saddr_l管腳通過電阻r5接地，saddr_m管腳通過電阻r4接地，如圖3所示。設(shè)置這兩個(gè)對(duì)地電阻r4和r5，就可以根據(jù)每個(gè)vr方案中r4、r5阻值的不同設(shè)定vr方案的地址，防止因?yàn)榈刂窙_突導(dǎo)致數(shù)據(jù)傳輸?shù)臎_突。為了更好的闡述上述主板的設(shè)計(jì)原理，下面就上述主板的設(shè)計(jì)方法進(jìn)行詳細(xì)說(shuō)明。如圖4所示，本發(fā)明提供的一種可以監(jiān)控vr狀態(tài)的主板的設(shè)計(jì)方法，所述的方法包括以下步驟：步驟1：選用帶有i2c總線的vr方案，并將所有vr方案與bmc互聯(lián)，具體步驟為：將所有vr方案的clk信號(hào)和data信號(hào)連接在同一條i2c總線上，將i2c總線的clk信號(hào)接入bmc的gpio0管腳，將data信號(hào)接入bmc的gpio1管腳，實(shí)現(xiàn)bmc和所有vr方案的互聯(lián)。步驟2：將所有vr方案的fault#管腳與bmc連接，具體步驟為：1)將所有vr方案的fault#管腳與bmc的gpio2管腳連接；2)在gpio2管腳處設(shè)置電阻r1實(shí)現(xiàn)電壓上拉，上拉后的電壓值為bmc的供電電壓v1；3)將vr方案控制fault#管腳的方式設(shè)定為漏極開路控制，具體連接設(shè)置為：每一個(gè)vr方案內(nèi)，fault#管腳連接mos3漏極，mos3源極接地，mos3柵極接輸入信號(hào)。步驟3：設(shè)定每個(gè)vr方案的地址，具體步驟為：1)每一個(gè)vr方案的saddr_l管腳設(shè)置對(duì)地電阻r5，,saddr_m管腳設(shè)置對(duì)地電阻r4；2)建立r4、r5阻值與地址對(duì)應(yīng)關(guān)系表如下：?jiǎn)挝?kω)2.262.673.164.025.368.0616.0open2.26fcdcbc9c7c5c3c1c2.67f8d8b898785838reserved3.16f4d4b494745434144.02f0d0b090705030105.36ecccac8c6c4c2c0c8.06e8c8a888684828c816.0e4c4a48464442404opene0c0a080604020reserved其中，第一行為電阻r4的阻值，左起第一列為電阻r5阻值；3)根據(jù)該vr方案r4的實(shí)際阻值，確定橫向坐標(biāo)；4)根據(jù)該vr方案r5的實(shí)際阻值，確定縱向坐標(biāo)；5)將3)和4)獲取的橫坐標(biāo)和縱坐標(biāo)交叉獲得一個(gè)唯一坐標(biāo)，獲得的唯一坐標(biāo)處即為該vr方案的地址；6)重復(fù)步驟3)—5)，獲得每一個(gè)vr方案的地址。對(duì)于步驟3在實(shí)際中的應(yīng)用，下面舉幾個(gè)例子說(shuō)明：當(dāng)r4阻值為2.26kω，r5阻值為2.26kω時(shí)，對(duì)應(yīng)的地址為fc。當(dāng)r4阻值為24kω，r5阻值為5.36kω時(shí)，r4選open這一欄，對(duì)應(yīng)的地址為0c。當(dāng)r4阻值為18kω，r5阻值為20kω時(shí)，r4、r5分別選各自open這一欄，對(duì)應(yīng)的地址為reserved。步驟4：在bmc的vcc端增加一路超級(jí)電容供電線路，具體連接設(shè)置為：bmc的vcc分別接電壓v1、mos0漏極、mos1源極，mos0源極接電壓v0，mos1漏極接電壓v2，電壓v2通過一個(gè)超級(jí)電容c接地。盡管說(shuō)明書及附圖和實(shí)施例對(duì)本發(fā)明創(chuàng)造已進(jìn)行了詳細(xì)的說(shuō)明，但是，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，仍然可以對(duì)本發(fā)明創(chuàng)造進(jìn)行修改或者等同替換；而一切不脫離本發(fā)明創(chuàng)造的精神和范圍的技術(shù)方案及其改進(jìn)，其均涵蓋在本發(fā)明創(chuàng)造專利的保護(hù)范圍當(dāng)中。當(dāng)前第1頁(yè)12