技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開(kāi)的一種度量FPGA軟件靜態(tài)質(zhì)量的方法，旨在提供一種能夠有效減少驗(yàn)證測(cè)試次數(shù)和量化軟件代碼靜態(tài)測(cè)試質(zhì)量方法，本發(fā)明通過(guò)下述技術(shù)方案予以實(shí)現(xiàn)，在包含VHDL和Verilog兩種語(yǔ)言的FPGA軟件中，篩選出體現(xiàn)軟件質(zhì)量?jī)r(jià)值的度量元，對(duì)FPGA軟件度量元進(jìn)行分類(lèi)加權(quán)；選出體現(xiàn)覆蓋面廣且影響程度高的評(píng)價(jià)規(guī)則集，提取度量元相關(guān)加權(quán)系數(shù)，依據(jù)對(duì)質(zhì)量影響的嚴(yán)重程度，確定評(píng)價(jià)度量元的數(shù)量，建立分析度量元和FPGA軟件質(zhì)量評(píng)價(jià)模型和規(guī)則集分類(lèi)附錄表；根據(jù)參考標(biāo)準(zhǔn)GJB?2423A的故障統(tǒng)計(jì)次數(shù)，計(jì)算出度量元缺陷總數(shù)A和度量元與規(guī)定的度量元比分，運(yùn)用度量元缺陷總數(shù)計(jì)算公式和評(píng)價(jià)規(guī)則，給出度量評(píng)價(jià)結(jié)果。

技術(shù)研發(fā)人員：李晨陽(yáng);孫肖;陳晟飛;王靜
受保護(hù)的技術(shù)使用者：西南電子技術(shù)研究所（中國(guó)電子科技集團(tuán)公司第十研究所）
技術(shù)研發(fā)日：2017.06.01
技術(shù)公布日：2017.11.10