本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體為一種低壓高速感性負載驅(qū)動電路。

背景技術(shù)：

目前1m1553總線低壓驅(qū)動電路結(jié)構(gòu)如圖1所示，包括驅(qū)動邏輯模塊和斜坡控制電路模塊。驅(qū)動邏輯模塊由多個非門、與非門和或非門組成，主要實現(xiàn)信號整形，tx和xtx的差分信號輸出，同相信號屏蔽，使能信號控制，實現(xiàn)了驅(qū)動電路邏輯控制。斜坡控制電路結(jié)構(gòu)如圖2所示，充電管pmos晶體管mp1，放電管nmos晶體管mn1，rc充電限流電阻r2、rc放電限流電阻r1、r2，設(shè)置rc時間常數(shù)電容c1，總線驅(qū)動高壓pmos晶體管mp2。其中mp1源極接電源軌vdd、襯底接vdd、漏極接a點、柵極接輸入端in；r1一端接a、一端接b；mn1源極接gnd、襯底接gnd、漏極接b、柵極接輸入端in；c1一端接a，一端接地；r2一端接a、一端接c；mp2源極接vdd、襯底接vdd、漏極接bus(或xbus)、柵極接輸入端c。該結(jié)構(gòu)相對于5v1m1553總線模擬驅(qū)動結(jié)構(gòu)，由于采用數(shù)字式驅(qū)動，實現(xiàn)低靜態(tài)功耗；采用高壓pmos晶體管驅(qū)動變壓器總線，正常工作時，若in點電壓為高電平時，mp2晶體管的vds較小，實現(xiàn)了低的動態(tài)功耗設(shè)計。若電路需要驅(qū)動4m1553總線，由于該電路采用rc沖、放電，在高速情況下，mp2柵電容放電結(jié)束時高壓pmos晶體管柵源電壓比vdd約小1v，引起驅(qū)動電路輸出幅值降低；另外4m1553總線正常通信時，數(shù)據(jù)周期有125ns、250ns、375ns，500ns，由于采用rc沖放電電路控制驅(qū)動信號的斜坡，低頻數(shù)據(jù)與高頻數(shù)據(jù)驅(qū)動時高壓pmos晶體管mp2放電結(jié)束時柵源電壓差異較大，引起低頻數(shù)據(jù)向高頻數(shù)據(jù)過渡時，高頻數(shù)據(jù)過零間隔參數(shù)超差，導(dǎo)致4m1553總線系統(tǒng)不能正常通信。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種低壓高速感性負載驅(qū)動電路，既能保證高速低壓高幅值輸出，又能有效提高總線高速數(shù)據(jù)過零間隔，滿足4m1553總線通信要求，提升系統(tǒng)通信可靠性。

本發(fā)明是通過以下技術(shù)方案來實現(xiàn)：

一種低壓高速感性負載驅(qū)動電路，包括驅(qū)動邏輯模塊，預(yù)驅(qū)動模塊和帶負反饋斜坡控制模塊；驅(qū)動邏輯模塊的一個輸出端依次連接的一個預(yù)驅(qū)動模塊和一個帶負反饋斜坡控制模塊輸出總線信號bus，另一個輸出端依次連接另一個預(yù)驅(qū)動模塊和另一個帶負反饋斜坡控制模塊總線差分信號xbus；所述的帶負反饋斜坡控制模塊用于控制總線輸出信號的上升沿和下降沿，防止輸出信號回零后振蕩；所述的預(yù)驅(qū)動模塊用于驅(qū)動帶負反饋斜坡控制模塊。

優(yōu)選的，所述的帶負反饋斜坡控制模塊包括，

第三pmos晶體管mp3，其柵極連接帶負反饋斜坡控制模塊輸入端in2，襯底和源極接電源電壓vdd，漏極接第二連接點b；

第三nmos晶體管mn3，其柵極連接第四連接點d，襯底和源極接第五連接點e，漏極接第三連接點c；

高壓pmos晶體管mp4，其柵極連接第三連接點c，襯底和源極接電源電壓vdd，漏極連接總線信號bus或總線差分信號xbus；

第四nmos晶體管mn4，其柵極連接第五連接點e，襯底和源極接地線，漏極連接第四連接點d；

第一多晶電阻r1，其一端接帶負反饋斜坡控制模塊輸入端in2，另一端接第四連接點d；

第二多晶電阻r2，其一端接第五連接點e，另一端接地線；

第三多晶電阻r3，其一端接第二連接點b，另一端接第三連接點c；

第一多晶電容c1，其一端接第二連接點b，另一端接地線。

優(yōu)選的，所述的總線為4m1553總線，采用所述的驅(qū)動電路的4m1553總線，能夠最多驅(qū)動32個節(jié)點正常通信。

進一步，所述的驅(qū)動電路在3.3v電源電壓下，近端節(jié)點差分幅值大于等于20v，且低頻數(shù)據(jù)向高頻數(shù)據(jù)過渡時數(shù)據(jù)過零間隔滿足4m1553總線的通信要求。

優(yōu)選的，所述的預(yù)驅(qū)動電路由兩級反相器組成。

進一步，所述的預(yù)驅(qū)動電路包括，

第一pmos晶體管mp1，其柵極連接預(yù)驅(qū)動電路輸入端in1，襯底和源極接電源電壓vdd，漏極接第一連接點a；

第一nmos晶體管mn1，其柵極連接預(yù)驅(qū)動電路輸入端in1，襯底和源極接地線，漏極接第一連接點a；

第二pmos晶體管mp2，其柵極連接第一連接點a，襯底和源極接電源電壓vdd，漏極接預(yù)驅(qū)動電路輸出端out；

第二nmos晶體管mn2，其柵極連接第一連接點a，襯底和源極接地線，漏極接預(yù)驅(qū)動電路輸出端out。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果：

本發(fā)明低壓高速感性負載驅(qū)動電路，利用預(yù)驅(qū)動電路有效地驅(qū)動帶負反饋斜坡控制電路，實現(xiàn)對總線網(wǎng)絡(luò)高幅值驅(qū)動，同時保證了輸出信號過零間隔滿足總線通信。利用自偏置原理，構(gòu)建了一種自偏置斜坡控制電路，即帶負反饋斜坡控制電路，控制4m1553總線輸出信號的上升、下降沿，防止輸出信號回零后振蕩；采用預(yù)驅(qū)動電路有效地驅(qū)動帶負反饋斜坡控制電路，減小信號傳輸延遲，利用驅(qū)動邏輯模塊、預(yù)驅(qū)動電路及帶負反饋斜坡控制電路構(gòu)建了4m1553總線低壓驅(qū)動結(jié)構(gòu)。

本發(fā)明的電路結(jié)構(gòu)可在3.3v電源電壓下，實現(xiàn)4m1553總線數(shù)據(jù)驅(qū)動總線網(wǎng)絡(luò)。該發(fā)明方案可在保證驅(qū)動電路電氣連接特性正確的情況下，依據(jù)4m1553總線相關(guān)標(biāo)準(zhǔn)構(gòu)架32節(jié)點的通信網(wǎng)絡(luò)，使得在4m1553信號驅(qū)動總線，低頻數(shù)據(jù)與高頻數(shù)據(jù)傳輸時，高壓pmos晶體管mp4柵源電壓近似相等且均接近于電源電壓vdd，確保了數(shù)據(jù)驅(qū)動總線高幅值輸出且低頻數(shù)據(jù)向高頻數(shù)據(jù)過渡時數(shù)據(jù)過零間隔滿足通信要求。

附圖說明

圖1為現(xiàn)有技術(shù)中1m1553總線低壓驅(qū)動電路結(jié)構(gòu)示意圖。

圖2為現(xiàn)有技術(shù)中1m1553總線低壓驅(qū)動電路斜坡控制模塊示意圖。

圖3為本發(fā)明實例中所述的4m1553總線低壓驅(qū)動電路結(jié)構(gòu)示意圖。

圖4為本發(fā)明實例中所述的預(yù)驅(qū)動模塊示意圖。

圖5為本發(fā)明實例中所述的帶負反饋斜坡控制模塊示意圖。

具體實施方式

下面結(jié)合具體的實施例對本發(fā)明做進一步的詳細說明，所述是對本發(fā)明的解釋而不是限定。

本發(fā)明一種低壓高速感性負載驅(qū)動電路，如圖3所示，在傳統(tǒng)1m1553總線低壓驅(qū)動電路結(jié)構(gòu)基礎(chǔ)上，為了減小信號傳輸延遲，利用預(yù)驅(qū)動電路有效地驅(qū)動構(gòu)建的帶負反饋斜坡控制電路，實現(xiàn)對總線網(wǎng)絡(luò)高幅值驅(qū)動，同時保證了輸出信號過零間隔滿足總線通信。

如圖4所示，預(yù)驅(qū)動電路由兩級反相器組成，pmos晶體管mp1的柵接in1，襯底和源極接vdd，漏極接a；nmos晶體管mn1的柵接in1，襯底和源極接地線，漏極接a；pmos晶體管mp2的柵接a，襯底和源極接vdd，漏極接out；nmos晶體管mn2的柵接a，襯底和源極接地線，漏極接out。

如圖5所示，在帶負反饋斜坡控制模塊中，pmos晶體管mp3的柵接in2，襯底和源極接vdd，漏極接b；nmos晶體管mn3的柵接d，襯底和源極接e，漏極接c；多晶電阻r1一端接in2，另一端接d；多晶電阻r2一端接e，另一端接地線；nmos晶體管mn4的柵接e，襯底和源極接地線，漏極接d；多晶電容c1一端接b，另一端接地線；多晶電阻r3一端接b，另一端接c；高壓pmos晶體管mp4的柵接c，襯底和源極接vdd，漏極接bus或xbus。

具體的，說明本發(fā)明所提供的4m1553總線低壓驅(qū)動電路結(jié)構(gòu)和應(yīng)用條件：

(一)單元結(jié)構(gòu)。

如圖3所示，4m1553總線低壓驅(qū)動電路結(jié)構(gòu)在傳統(tǒng)1m1553總線低壓驅(qū)動電路結(jié)構(gòu)基礎(chǔ)上，為了減小信號傳輸延遲，利用預(yù)驅(qū)動電路有效地驅(qū)動帶負反饋斜坡控制電路，實現(xiàn)對總線網(wǎng)絡(luò)高幅值驅(qū)動，同時保證了過零間隔滿足總線通信。

如圖4所示，預(yù)驅(qū)動電路由兩級反相器組成，pmos晶體管mp1的柵接in1，襯底和源極接vdd，漏極接a，其寬長比為20μm/1μm；nmos晶體管mn1的柵接in1，襯底和源極接地線，漏極接a，其寬長比為10μm/1μm；pmos晶體管mp2的柵接a，襯底和源極接vdd，漏極接out，其寬長比為120μm/1μm；nmos晶體管mn2的柵接a，襯底和源極接地線，漏極接out，其寬長比為60μm/1μm。

如圖5所示，在帶負反饋斜坡控制模塊中，pmos晶體管mp3的柵接in2，襯底和源極接vdd，漏極接b，其寬長比為1000μm/1μm；nmos晶體管mn3的柵接d，襯底和源極接e，漏極接c，其寬長比為300μm/1μm；多晶電阻r1一端接in2，另一端接d，其寬長比為50μm/1.5μm；多晶電阻r2一端接e，另一端接地線，其寬長比為10μm/1.5μm；nmos晶體管mn4的柵接e，襯底和源極接地線，漏極接d，其寬長比為100μm/1μm；多晶電容c1一端接b，另一端接地線，其寬長為95μm×95μm；多晶電阻r3一端接b，另一端接c，其寬長比為15μm/1.5μm；高壓pmos晶體管mp4的柵接c，襯底和源極接vdd，漏極接bus或xbus，其寬長比為62000μm/1.2μm。

(二)應(yīng)用條件。

本發(fā)明的一種4m1553總線低壓驅(qū)動電路結(jié)構(gòu)，可應(yīng)用于4m1553總線系統(tǒng)通信，最多可帶32個節(jié)點。

結(jié)合本發(fā)明具體實施例進一步詳細說明，但本發(fā)明包括但不限于以下實施例。

實施例1

基于0.5umbcd數(shù)?；旌闲盘柟に嚰夹g(shù)，輸入低電平小于等于0.33v，輸入高電平大于等于2.97v，3.15v≤vdd≤3.45v，可實現(xiàn)32個節(jié)點正常通信，在3.3v電源電壓下，近端節(jié)點差分幅值大于等于20v，中間端節(jié)點差分幅值等于5v，遠端節(jié)點差分幅值大于等于0.86v。

按照該發(fā)明方案，可在保證驅(qū)動電路電氣連接特性正確的情況下，依據(jù)4m1553總線相關(guān)標(biāo)準(zhǔn)構(gòu)架通信網(wǎng)絡(luò)，4m1553信號驅(qū)動總線時，低頻數(shù)據(jù)與高頻數(shù)據(jù)傳輸時，高壓pmos晶體管mp4柵壓均接近于0v，確保了驅(qū)動總線高幅值輸出且低頻數(shù)據(jù)向高頻數(shù)據(jù)過渡時數(shù)據(jù)過零間隔滿足通信要求。

實驗結(jié)果表示，基于該發(fā)明設(shè)計的4m1553總線低壓驅(qū)動電路，在3.3v電源電壓下，近端節(jié)點差分幅值大于等于20v，且低頻數(shù)據(jù)向高頻數(shù)據(jù)過渡時數(shù)據(jù)過零間隔滿足通信要求。

以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。