本發(fā)明屬于電子電路技術(shù)領(lǐng)域，涉及一種板級(jí)電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)方法，具體涉及基于最大時(shí)域瞬態(tài)噪聲的板級(jí)電源分配網(wǎng)絡(luò)去耦電容的選擇方法，可用于高速電路板設(shè)計(jì)中的電源噪聲的抑制。

背景技術(shù)：

電源分配網(wǎng)絡(luò)(Power Distribution Network,PDN)是穩(wěn)壓器的輸出電流流入芯片電源引腳的電流路徑，高阻抗的PDN設(shè)計(jì)會(huì)引入較大的電壓波動(dòng)，形成電源噪聲，電源噪聲會(huì)影響電路的穩(wěn)定性，甚至導(dǎo)致電路無(wú)法正常工作。合理的電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)能夠有效的抑制電源噪聲，確保電源紋波噪聲滿足噪聲容限，因此，對(duì)電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)的研究成為一個(gè)重要的研究領(lǐng)域。電源分配網(wǎng)絡(luò)包括芯片級(jí)電源分配網(wǎng)絡(luò)、封裝級(jí)電源分配網(wǎng)絡(luò)、板級(jí)電源分配網(wǎng)絡(luò)，鑒于當(dāng)今高速芯片內(nèi)部大都集成了芯片級(jí)、封裝級(jí)電源分配網(wǎng)絡(luò)的去耦設(shè)計(jì)，因此，硬件工程師只需對(duì)板級(jí)電源分配網(wǎng)絡(luò)的去耦設(shè)計(jì)進(jìn)行研究。

目前對(duì)PDN去耦設(shè)計(jì)的研究主要集中在頻域，以頻域目標(biāo)阻抗作為去耦標(biāo)準(zhǔn)，添加去耦電容使PDN頻域阻抗小于目標(biāo)阻抗，該過(guò)程的關(guān)鍵在于去耦電容種類(lèi)及數(shù)量的確定，然而，頻域PDN去耦設(shè)計(jì)會(huì)導(dǎo)致過(guò)度設(shè)計(jì)問(wèn)題。例如，初秀琴，李偉哲等在授權(quán)公告號(hào)為CN 102419790 B，名稱(chēng)為“基于快速電容器選擇算法的電源分配網(wǎng)絡(luò)設(shè)計(jì)方法”的專(zhuān)利中，公開(kāi)了一種通過(guò)電容的自諧振頻率選擇去耦電容的方法，該方法首先找出第一個(gè)不滿足頻域目標(biāo)阻抗的頻率點(diǎn)，選擇自諧振頻率最接近該頻率點(diǎn)的電容作為去耦電容，重復(fù)以上操作，直到在整個(gè)去耦頻率范圍內(nèi)，所有的頻率點(diǎn)的頻域阻抗均小于目標(biāo)阻抗為止。通過(guò)該方法可以快速配置去耦網(wǎng)絡(luò)，使電源噪聲滿足要求，然而，該方法并沒(méi)有考慮電容的品質(zhì)因數(shù)及去耦頻率點(diǎn)的選擇對(duì)配置去耦電容網(wǎng)絡(luò)的影響，從而會(huì)導(dǎo)致選擇的去耦電容數(shù)量較多，過(guò)度設(shè)計(jì)嚴(yán)重。為了克服以上不足，劉洋，原玉章等在授權(quán)公告號(hào)為CN 104112048 B，名稱(chēng)為“基于最大反諧振點(diǎn)的電源分配網(wǎng)絡(luò)去耦電容器選擇方法”的專(zhuān)利申請(qǐng)中，公開(kāi)了一種通過(guò)最大反諧振點(diǎn)及品質(zhì)因數(shù)選擇去耦電容的方法，該方法首先找到頻域阻抗幅值超過(guò)頻域目標(biāo)阻抗最大的頻率點(diǎn)作為第一個(gè)去耦點(diǎn)，選擇諧振頻率最接近該頻率點(diǎn)且品質(zhì)因數(shù)最小的電容作為去耦電容。通過(guò)該方法進(jìn)一步減少了去耦電容的個(gè)數(shù)，減輕了過(guò)度設(shè)計(jì)，然而，頻域去耦設(shè)計(jì)在假設(shè)最壞電流發(fā)生在關(guān)心頻段的任何頻率點(diǎn)的前提下求得目標(biāo)阻抗，而實(shí)際的電流在不同頻率點(diǎn)的分量不同，并不會(huì)在每一個(gè)頻率點(diǎn)處的電流分量都達(dá)到最壞電流，因此，以該方法獲得的目標(biāo)阻抗作為參考進(jìn)行PDN去耦設(shè)計(jì)必然會(huì)導(dǎo)致過(guò)度設(shè)計(jì)問(wèn)題。

為了克服頻域設(shè)計(jì)中存在的不足，Mushui Zhan，Hongzhou Tan等在其發(fā)表的“New Power Distribution Network Design Method for Digital Systems Using Time-Domain Transient Impedance”(IEEE Transactions on Components Packaging and Manufacturing Technology,2013)論文中提出了基于時(shí)域瞬態(tài)阻抗的電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)方法，這種技術(shù)定義了輸入為三角脈沖條件下的理想電容，理想電感及理想電阻的時(shí)域瞬態(tài)阻抗，通過(guò)添加去耦電容使PDN時(shí)域瞬態(tài)阻抗小于目標(biāo)阻抗，在滿足同等電源噪聲的條件下，獲得了比傳統(tǒng)頻域目標(biāo)阻抗法所需去耦電容更少的去耦方案。但是，沒(méi)有對(duì)去耦時(shí)間范圍進(jìn)行限定，也未給出去耦電容的選擇標(biāo)準(zhǔn)、各類(lèi)去耦電容數(shù)量的計(jì)算方法，需要設(shè)計(jì)者根據(jù)經(jīng)驗(yàn)確定去耦時(shí)間范圍并選擇去耦電容，確定電容數(shù)量，實(shí)際可操作性不強(qiáng)。

綜上所述，現(xiàn)有的頻域PDN去耦設(shè)計(jì)方法存在過(guò)度設(shè)計(jì)問(wèn)題，而現(xiàn)有的時(shí)域PDN去耦設(shè)計(jì)方法存在可操作性差的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于針對(duì)上述現(xiàn)有技術(shù)存在的不足，提出了一種基于最大時(shí)域瞬態(tài)噪聲的板級(jí)電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)方法，用于解決現(xiàn)有頻域PDN去耦設(shè)計(jì)中存在的過(guò)度設(shè)計(jì)和時(shí)域PDN去耦設(shè)計(jì)中存在的可操作性差的技術(shù)問(wèn)題。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案，包括如下步驟：

(1)計(jì)算板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域目標(biāo)阻抗Z_{time_tar}，具體實(shí)現(xiàn)步驟為：

1a)建立理想電容C、理想電感L和理想電阻R串聯(lián)的去耦電容模型；

1b)給去耦電容模型輸入上升沿為T(mén)_r、幅度為I_ave的板級(jí)階躍電流I(t)，其中，h_n(t)為上升沿為2^n-1T_r，幅度為I_ave的三角脈沖電流，n為三角脈沖電流的序號(hào)，t為板級(jí)階躍電流I(t)的作用時(shí)間，其范圍為[0,2^n-1T_r]；

1c)計(jì)算已輸入板級(jí)階躍電流I(t)的去耦電容模型的時(shí)域瞬態(tài)阻抗Z_cap(t)，并利用時(shí)域瞬態(tài)阻抗Z_cap(t)，計(jì)算已輸入板級(jí)階躍電流I(t)的去耦電容模型的電壓噪聲V_cap(t)，V_cap(t)＝Z_cap(t)×I(t)；

1d)對(duì)板級(jí)階躍電流I(t)的作用時(shí)間范圍[0,2^n-1T_r]進(jìn)行分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]個(gè)子區(qū)間，并將去耦電容模型的電壓噪聲V_cap(t)在各子區(qū)間的最大值V_cap(T_r)...V_cap(2^n-1T_r)定義為各子區(qū)間對(duì)應(yīng)的去耦電容模型的最大時(shí)域瞬態(tài)噪聲；

1e)令各子區(qū)間對(duì)應(yīng)的去耦電容模型的最大時(shí)域瞬態(tài)噪聲均小于已給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple,再利用各最大時(shí)域瞬態(tài)噪聲及已給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，推導(dǎo)板級(jí)電源分配網(wǎng)路的時(shí)域目標(biāo)阻抗Z_{time_tar},

(2)計(jì)算板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域去耦時(shí)間范圍和時(shí)域去耦時(shí)間點(diǎn)，實(shí)現(xiàn)步驟為：

2a)建立理想電壓源V_dd，等效電感L_vrm與等效電阻R_vrm串聯(lián)的穩(wěn)壓器模型；

2b)給穩(wěn)壓器模型輸入上升沿為T(mén)_r、幅度為I_ave的板級(jí)階躍電流I(t)，其中，h_n(t)為上升沿為2^n-1T_r，幅度為I_ave的三角脈沖電流，n為三角脈沖電流的序號(hào)，t為板級(jí)階躍電流I(t)的作用時(shí)間，其范圍為[0,2^n-1T_r]；

2c)計(jì)算已輸入板級(jí)階躍電流I(t)的穩(wěn)壓器模型等效電感L_vrm的時(shí)域瞬態(tài)阻抗Z_vrmL(t)，并利用時(shí)域瞬態(tài)阻抗Z_vrmL(t)，計(jì)算穩(wěn)壓器模型等效電感L_vrm的電壓噪聲V_vrmL(t)，V_vrmL(t)＝Z_vrmL(t)×I(t)；

2d)對(duì)板級(jí)階躍電流I(t)的作用時(shí)間范圍[0,2^n-1T_r]分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]個(gè)子區(qū)間，將穩(wěn)壓器模型等效電感L_vrm的電壓噪聲V_vrmL(t)在各子區(qū)間的最大值V_vrmL(T_r)...V_vrmL(2^n-1T_r)定義為各子區(qū)間對(duì)應(yīng)的穩(wěn)壓器模型等效電感L_vrm的最大時(shí)域瞬態(tài)噪聲,并將該最大時(shí)域瞬態(tài)噪聲的時(shí)間點(diǎn)定義為時(shí)域去耦時(shí)間點(diǎn)；

2e)令各子區(qū)間對(duì)應(yīng)的穩(wěn)壓器模型等效電感L_vrm的最大時(shí)域瞬態(tài)噪聲均小于已給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，再利用各最大時(shí)域瞬態(tài)噪聲及給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，推導(dǎo)去耦截止時(shí)間T_roff，得到板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域去耦時(shí)間范圍為[T_r,T_roff]；

(3)根據(jù)步驟2a)中建立的穩(wěn)壓器模型，計(jì)算穩(wěn)壓器模型在板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域去耦時(shí)間范圍[T_r,T_roff]內(nèi)的時(shí)域瞬態(tài)阻抗Z_vrm(t)；

(4)選擇待去耦級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)：在所有的時(shí)域去耦時(shí)間點(diǎn)中,選擇穩(wěn)壓器模型的時(shí)域瞬態(tài)阻抗Z_vrm(t)大于板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域目標(biāo)阻抗Z_{time_tar}的時(shí)域去耦時(shí)間點(diǎn),作為待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)；

(5)選擇板級(jí)電源分配網(wǎng)絡(luò)去耦電容，實(shí)現(xiàn)步驟為：

5a)計(jì)算給定電容庫(kù)中所有電容在待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)中最小時(shí)域去耦時(shí)間點(diǎn)處的時(shí)域瞬態(tài)阻抗,得到給定電容庫(kù)中各個(gè)電容最小時(shí)域去耦時(shí)間點(diǎn)處的時(shí)域瞬態(tài)阻抗；

5b)從各個(gè)電容最小時(shí)域去耦時(shí)間點(diǎn)處的時(shí)域瞬態(tài)阻抗中選擇最小時(shí)域瞬態(tài)阻抗對(duì)應(yīng)的電容作為備選去耦電容；

5c)判斷選擇的備選去耦電容的數(shù)量：若選擇的備選去耦電容為一個(gè)，則將該備選去耦電容作為去耦電容，并執(zhí)行步驟5d)；若選擇的備選去耦電容為多個(gè)，則從這些備選去耦電容中選擇時(shí)域瞬態(tài)阻抗曲線平緩的電容作為去耦電容；

5d)計(jì)算最小時(shí)域去耦時(shí)間點(diǎn)處所需的去耦電容的數(shù)量N_C；

5e)對(duì)除最小時(shí)域去耦時(shí)間點(diǎn)的其他待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)，重復(fù)執(zhí)行步驟5a)～5d)，得到其他待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)處所需的去耦電容及去耦電容數(shù)量N_C；

5f)將所有去耦電容并聯(lián)，實(shí)現(xiàn)對(duì)板級(jí)電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)。

本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)：

第一，本發(fā)明在對(duì)板級(jí)電源分配網(wǎng)絡(luò)輸入實(shí)際電流的前提下，計(jì)算時(shí)域目標(biāo)阻抗，并以計(jì)算出的時(shí)域目標(biāo)阻抗作為參考對(duì)板級(jí)電源分配網(wǎng)絡(luò)進(jìn)行去耦設(shè)計(jì)，減少了去耦電容數(shù)量，與現(xiàn)有的頻域去耦設(shè)計(jì)方法相比，有效地簡(jiǎn)化了去耦網(wǎng)絡(luò)。

第二，本發(fā)明由于計(jì)算了板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域去耦時(shí)間范圍和時(shí)域去耦時(shí)間點(diǎn)，并給出了去耦電容選擇的詳細(xì)步驟及去耦電容的數(shù)量計(jì)算方法，降低了對(duì)電路設(shè)計(jì)者素質(zhì)的要求，增強(qiáng)了可操作性。

附圖說(shuō)明

圖1為本發(fā)明的實(shí)現(xiàn)流程圖；

圖2為采用本發(fā)明方法得到的板級(jí)電源分配網(wǎng)絡(luò)電壓仿真圖。

具體實(shí)施方式

以下結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)描述：

參照?qǐng)D1，一種基于最大時(shí)域瞬態(tài)噪聲的板級(jí)電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)方法，包括以下步驟：

步驟1,計(jì)算板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域目標(biāo)阻抗Z_{time_tar}，具體實(shí)現(xiàn)步驟為：

步驟1a)建立理想電容C、理想電感L和理想電阻R串聯(lián)的去耦電容模型；

步驟1b)給去耦電容模型輸入上升沿為T(mén)_r、幅度為I_ave的板級(jí)階躍電流I(t)，其中，h_n(t)為上升沿為2^n-1T_r，幅度為I_ave的三角脈沖電流，n為三角脈沖電流的序號(hào)，t為板級(jí)階躍電流I(t)的作用時(shí)間，其范圍為[0,2^n-1T_r]。

一般情況下，芯片的開(kāi)關(guān)電流可近似為周期性三角波，經(jīng)芯片級(jí)與封裝級(jí)電容的去耦作用，板級(jí)電流為上升時(shí)間為T(mén)_r的階躍電流I(t)，其可由一系列三角脈沖電流近似合成所示，I(t)可表示為

其中，u(t)為單位階躍信號(hào)。

步驟1c)計(jì)算已輸入板級(jí)階躍電流I(t)的去耦電容模型的時(shí)域瞬態(tài)阻抗Z_cap(t)，并利用時(shí)域瞬態(tài)阻抗Z_cap(t)，計(jì)算已輸入板級(jí)階躍電流I(t)的去耦電容模型的電壓噪聲V_cap(t)，V_cap(t)＝Z_cap(t)×I(t)；

去耦電容模型的時(shí)域瞬態(tài)阻抗Z_cap(t)的表達(dá)式為：

已輸入板級(jí)階躍電流I(t)的去耦電容模型的電壓噪聲V_cap(t)的表達(dá)式為：

步驟1d)對(duì)板級(jí)階躍電流I(t)的作用時(shí)間范圍[0,2^n-1T_r]進(jìn)行分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]個(gè)子區(qū)間，并將去耦電容模型的電壓噪聲V_cap(t)在各子區(qū)間的最大值V_cap(T_r)...V_cap(2^n-1T_r)定義為各子區(qū)間對(duì)應(yīng)的去耦電容模型的最大時(shí)域瞬態(tài)噪聲。

當(dāng)對(duì)去耦電容模型輸入h_n(t)的三角脈沖電流時(shí)，去耦電容模型的電壓噪聲V_capn(t)表達(dá)式為：

如果將區(qū)間[0,2^n-1T_r]分解為[0,T_r]...(2^n-2T_r,2^n-1T_r]個(gè)子區(qū)間分別考察電壓噪聲V_capn(t)，可重新寫(xiě)作：

由上式可見(jiàn)，在各子區(qū)間內(nèi)，V_capn(t)均隨著時(shí)間t增加而單調(diào)遞增，且在時(shí)間終點(diǎn)處取得最大值。

根據(jù)線性疊加原理，當(dāng)電容模型輸入電流為I(t)時(shí)，去耦電容模型的電壓噪聲表達(dá)式為：

V_cap(t)同樣滿足在各子區(qū)間內(nèi)隨著時(shí)間t增加而單調(diào)遞增，且在各子區(qū)間的時(shí)間終點(diǎn)處取最大值，并將去耦電容模型的電壓噪聲V_cap(t)在各子區(qū)間的最大值V_cap(T_r)...V_cap(2^n-1T_r)定義為各子區(qū)間對(duì)應(yīng)的去耦電容模型的最大時(shí)域瞬態(tài)噪聲。

步驟1e)令各子區(qū)間對(duì)應(yīng)的去耦電容模型的最大時(shí)域瞬態(tài)噪聲均小于已給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple,再利用各最大時(shí)域瞬態(tài)噪聲及已給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，推導(dǎo)板級(jí)電源分配網(wǎng)路的時(shí)域目標(biāo)阻抗

為了保證電壓噪聲小于板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，只需保證最大時(shí)域瞬態(tài)噪聲小于板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，因此，只要保證t＝2^n-1T_r(n＝1,2,3…)時(shí)刻的電壓小于V_ripple即可滿足板級(jí)PDN的設(shè)計(jì)要求，即

化簡(jiǎn)可得

步驟2，計(jì)算板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域去耦時(shí)間范圍和時(shí)域去耦時(shí)間點(diǎn)，實(shí)現(xiàn)步驟為：

步驟2a)建立理想電壓源V_dd，等效電感L_vrm與等效電阻R_vrm串聯(lián)的穩(wěn)壓器模型；

步驟2b)給穩(wěn)壓器模型輸入上升沿為T(mén)_r、幅度為I_ave的板級(jí)階躍電流I(t)，其中，h_n(t)為上升沿為2^n-1T_r、幅度為I_ave的三角脈沖電流，n為三角脈沖電流的序號(hào)，t為板級(jí)階躍電流I(t)的作用時(shí)間，其范圍為[0,2^n-1T_r]；

步驟2c)計(jì)算已輸入板級(jí)階躍電流I(t)的穩(wěn)壓器模型等效電感L_vrm的時(shí)域瞬態(tài)阻抗Z_vrmL(t)，并利用時(shí)域瞬態(tài)阻抗Z_vrmL(t)，計(jì)算穩(wěn)壓器模型等效電感L_vrm的電壓噪聲V_vrmL(t)，V_vrmL(t)＝Z_vrmL(t)×I(t)；

根據(jù)由于板級(jí)階躍電流I(t)是由一系列三角脈沖電流h_n(t)合成，理論上需要考慮所有三角脈沖電流對(duì)電源噪聲的影響，但實(shí)際上，當(dāng)三角脈沖電流的上升時(shí)間大于一定門(mén)限時(shí)，即使不添加任何去耦電容,穩(wěn)壓器也可保證板級(jí)電源分配網(wǎng)路的電壓噪聲滿足要求。

對(duì)于穩(wěn)壓器模型來(lái)說(shuō)，電感是引起電壓波動(dòng)的主要原因，因此，在計(jì)算穩(wěn)壓器電壓噪聲時(shí)，只考慮等效電感時(shí)域瞬態(tài)阻抗影響。穩(wěn)壓器模型等效電感L_vrm的時(shí)域瞬態(tài)阻抗Z_vrmL(t)的表達(dá)式為：

計(jì)算穩(wěn)壓器模型等效電感L_vrm的電壓噪聲V_vrmL(t)的表達(dá)式為：

步驟2d)對(duì)板級(jí)階躍電流I(t)的作用時(shí)間范圍[0,2^n-1T_r]分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]個(gè)子區(qū)間，將穩(wěn)壓器模型等效電感L_vrm的電壓噪聲V_vrmL(t)在各子區(qū)間的最大值V_vrmL(T_r)...V_vrmL(2^n-1T_r)定義為各子區(qū)間對(duì)應(yīng)的穩(wěn)壓器模型等效電感L_vrm的最大時(shí)域瞬態(tài)噪聲,并將該最大時(shí)域瞬態(tài)噪聲的時(shí)間點(diǎn)定義為時(shí)域去耦時(shí)間點(diǎn)；

當(dāng)對(duì)穩(wěn)壓器模型輸入電流形式為h_n(t)的三角脈沖電流時(shí)，穩(wěn)壓器模型等效電感的電壓噪聲V_vrmLn(t)表達(dá)式為：

如果將區(qū)間[0,2^n-1T_r]分解為[0,T_r]...(2^n-2T_r,2^n-1T_r]個(gè)子區(qū)間分別考察電壓噪聲V_capn(t)，可重新寫(xiě)作

由上式可見(jiàn)，在各子區(qū)間內(nèi)，V_vrmLn(t)不隨t變化。

根據(jù)線性疊加原理，當(dāng)對(duì)穩(wěn)壓器模型輸入電流為I(t)時(shí)，穩(wěn)壓器模型的電壓噪聲表達(dá)式為：

V_vrmL(t)同樣滿足在各子區(qū)間內(nèi)不隨t而變化，為了方便研究，我們認(rèn)為其在各子區(qū)間的時(shí)間終點(diǎn)處取最大值，并將穩(wěn)壓器模型等效電感的電壓噪聲V_vrmL(t)在各子區(qū)間的最大值V_vrmL(T_r)...V_vrmL(2^n-1T_r)定義為各子區(qū)間對(duì)應(yīng)的穩(wěn)壓器模型的最大時(shí)域瞬態(tài)噪聲。

步驟2e)令各子區(qū)間對(duì)應(yīng)的穩(wěn)壓器模型等效電感L_vrm的最大時(shí)域瞬態(tài)噪聲均小于已給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，再利用各最大時(shí)域瞬態(tài)噪聲及給定的板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，推導(dǎo)去耦截止時(shí)間T_roff，得到板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域去耦時(shí)間范圍為[T_r,T_roff]；

為了保證電壓噪聲小于板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，只需保證最大時(shí)域瞬態(tài)噪聲小于板級(jí)電源分配網(wǎng)絡(luò)的噪聲容限V_ripple，因此，只要保證t＝2^n-1T_r(n＝1,2,3…)時(shí)刻的電壓小于V_ripple即可滿足板級(jí)PDN的設(shè)計(jì)要求，即

化簡(jiǎn)可得

通過(guò)上式可知，對(duì)于上升時(shí)間大于門(mén)限T_roff的三角脈沖電流，其對(duì)電壓噪聲的影響可以忽略。因此，只需要考慮[T_r,T_roff]時(shí)間范圍內(nèi)的三角脈沖電流。

步驟3,根據(jù)步驟2a)中建立的穩(wěn)壓器模型，計(jì)算穩(wěn)壓器模型在板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域去耦時(shí)間范圍[T_r,T_roff]內(nèi)的時(shí)域瞬態(tài)阻抗Z_vrm(t)；

穩(wěn)壓器模型的時(shí)域瞬態(tài)阻抗Z_vrm(t)的表達(dá)式為：

步驟4,選擇待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)：在所有的時(shí)域去耦時(shí)間點(diǎn)中,選擇穩(wěn)壓器模型的時(shí)域瞬態(tài)阻抗Z_vrm(t)大于板級(jí)電源分配網(wǎng)絡(luò)的時(shí)域目標(biāo)阻抗Z_{time_tar}的時(shí)域去耦時(shí)間點(diǎn),作為待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)；

步驟5,選擇板級(jí)電源分配網(wǎng)絡(luò)去耦電容，實(shí)現(xiàn)步驟為：

步驟5a)計(jì)算給定電容庫(kù)中所有電容在待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)中最小時(shí)域去耦時(shí)間點(diǎn)處的時(shí)域瞬態(tài)阻抗,得到給定電容庫(kù)中各個(gè)電容最小時(shí)域去耦時(shí)間點(diǎn)處的時(shí)域瞬態(tài)阻抗；

步驟5b)從各個(gè)電容最小時(shí)域去耦時(shí)間點(diǎn)處的時(shí)域瞬態(tài)阻抗中選擇最小時(shí)域瞬態(tài)阻抗對(duì)應(yīng)的電容作為備選去耦電容；

步驟5c)判斷選擇的備選去耦電容的數(shù)量：若選擇的備選去耦電容為一個(gè)，則將該備選去耦電容作為去耦電容，并執(zhí)行步驟5d)；若選擇的備選去耦電容為多個(gè)，則從這些備選去耦電容中選擇時(shí)域瞬態(tài)阻抗曲線平緩的電容作為去耦電容；

步驟5d)計(jì)算最小時(shí)域去耦時(shí)間點(diǎn)處所需的去耦電容的數(shù)量N_C；

去耦電容的數(shù)量N_C的表達(dá)式為：

其中,Z_min表示去耦電容在最小時(shí)域去耦時(shí)間點(diǎn)處的時(shí)域瞬態(tài)阻抗值,Z_{time_tar}表示時(shí)域目標(biāo)阻抗，ceil[·]表示取大于或者等于括號(hào)內(nèi)數(shù)值的最小整數(shù)。

步驟5e)對(duì)除最小時(shí)域去耦時(shí)間點(diǎn)的其他待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)，重復(fù)執(zhí)行步驟5a)～5d)，得到其他待去耦板級(jí)電源分配網(wǎng)絡(luò)時(shí)域去耦時(shí)間點(diǎn)處所需的去耦電容及去耦電容數(shù)量N_C；

步驟5f)將所有去耦電容并聯(lián)，實(shí)現(xiàn)對(duì)板級(jí)電源分配網(wǎng)絡(luò)去耦設(shè)計(jì)。

以下結(jié)合仿真實(shí)驗(yàn)，對(duì)本發(fā)明的技術(shù)效果進(jìn)行詳細(xì)描述：

1、仿真條件：

本發(fā)明供電電壓V_dd采用當(dāng)前高速微處理器典型的內(nèi)核電壓1.2V，設(shè)置電壓噪聲容限V_ripple為0.06V，板級(jí)階躍電流I(t)的幅度為10A，上升時(shí)間為50ns，穩(wěn)壓器模型的等效電感和等效電阻分別設(shè)置成典型值L_vrm＝30nH和R_vrm＝1mΩ。本實(shí)驗(yàn)中進(jìn)行去耦設(shè)計(jì)所使用的電容庫(kù)如表1所示。

表1

2、仿真內(nèi)容

通過(guò)matlab軟件對(duì)本發(fā)明和現(xiàn)有頻域去耦設(shè)計(jì)方法進(jìn)行仿真，仿真選取的去耦電容種類(lèi)及數(shù)量如表2所示；通過(guò)ADS軟件對(duì)添加本發(fā)明所選取的去耦電容的板級(jí)電源分配網(wǎng)絡(luò)電壓進(jìn)行仿真，其結(jié)果如圖2所示。

3、仿真結(jié)果分析：

參照?qǐng)D2，本發(fā)明添加去耦電容后板級(jí)電源分配網(wǎng)絡(luò)的電壓仿真結(jié)果，橫坐標(biāo)為時(shí)間，縱坐標(biāo)為板級(jí)電源分配網(wǎng)絡(luò)輸出電壓，可以看出添加去耦電容后板級(jí)電源分配網(wǎng)絡(luò)最大電壓噪聲為0.016V，小于電壓噪聲容限0.06V，證明本發(fā)明可以正確選擇去耦電容，設(shè)計(jì)出滿足電壓噪聲容限的板級(jí)PDN去耦網(wǎng)絡(luò)，解決了現(xiàn)有時(shí)域去耦設(shè)計(jì)方法中存在的可操作性差的問(wèn)題。

表2為本發(fā)明和現(xiàn)有頻域去耦設(shè)計(jì)方法選取的去耦電容種類(lèi)及數(shù)量對(duì)比，可以看出，本發(fā)明使用去耦電容種類(lèi)為2種，電容個(gè)數(shù)為15個(gè)；現(xiàn)有頻域去耦設(shè)計(jì)方法使用去耦電容種類(lèi)為11種，電容個(gè)數(shù)為122個(gè)，通過(guò)對(duì)比發(fā)現(xiàn)，本發(fā)明使用去耦電容種類(lèi)和數(shù)量更少，減輕了現(xiàn)有頻域去耦設(shè)計(jì)方法的過(guò)度設(shè)計(jì)問(wèn)題。

表2

從圖2和表2可以得出，本發(fā)明與現(xiàn)有的頻域PDN去耦設(shè)計(jì)方法相比，減少了去耦電容數(shù)量，簡(jiǎn)化了去耦網(wǎng)絡(luò)，而與現(xiàn)有的時(shí)域PDN去耦設(shè)計(jì)方法相比，提高了可操作性。