1.一種電子設(shè)備，其特征在于，包括：
CPU；
與所述CPU連接的電源控制系統(tǒng)；
與所述電源控制系統(tǒng)連接的輸出端口，所述輸出端口用于為外設(shè)設(shè)備供電；
其中，所述電源控制系統(tǒng)用于在所述電子設(shè)備過載時(shí)生成CPU降頻指令，判斷CPU降頻指令是否滿足第一條件，如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。
2.根據(jù)權(quán)利要求1所述的電子設(shè)備，其特征在于，所述電源控制系統(tǒng)包括：
與所述CPU連接的嵌入式控制器；
與所述嵌入式控制器連接的充電控制芯片；
與所述嵌入式控制器連接的電源傳輸控制器，所述電源傳輸控制器與電源裝置以及所述輸出端口連接；
當(dāng)所述電子設(shè)備過載時(shí)，所述充電控制芯片用于生成所述CPU降頻指令；所述嵌入式控制器用于判斷CPU降頻指令是否滿足第一條件，如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。
3.根據(jù)權(quán)利要求2所述的電子設(shè)備，其特征在于，所述嵌入式控制器用于判斷預(yù)設(shè)時(shí)間內(nèi)獲取的所述CPU降頻指令的次數(shù)是否大于預(yù)設(shè)閾值，如果是，則滿足所述第一條件，如果否，則不滿足所述第一條件。
4.根據(jù)權(quán)利要求2所述的電子設(shè)備，其特征在于，當(dāng)所述CPU降頻指令不滿足所述第一條件，所述嵌入式控制器用于使得所述CPU響應(yīng)所述CPU降頻指令，降低所述CPU的工作頻率，以降低所述CPU的功耗。
5.根據(jù)權(quán)利要求2所述的電子設(shè)備，其特征在于，當(dāng)所述CPU降頻指令滿足第一條件時(shí)，所述嵌入式控制器用于將所述輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，判斷所述CPU降頻指令是否滿足所述第一條件，如果是，將所述輸出端口的輸出功率由所述次級(jí)輸出功率降低至最小輸出功率；
其中，所述最小輸出功率與所述CPU的最大功耗之和小于電源裝置的額定輸出功率。
6.根據(jù)權(quán)利要求1所述的電子設(shè)備，其特征在于，所述嵌入式控制器還用于當(dāng)所述輸出端口未連接外設(shè)設(shè)備時(shí)，將所述輸出端口的輸出設(shè)置恢復(fù)為初始值。
7.一種電子設(shè)備的控制方法，所述電子設(shè)備具有用于為外設(shè)設(shè)備供電的輸出端口，其特征在于，所述控制方法包括：
判斷CPU降頻指令是否滿足第一條件；
如果是，保持CPU的工作頻率，降低所述輸出端口的輸出功率。
8.根據(jù)權(quán)利要求7所述的控制方法，其特征在于，所述判斷所述CPU降頻指令是否滿足第一條件包括：
如果預(yù)設(shè)時(shí)間內(nèi)獲取的所述CPU降頻指令的次數(shù)大于預(yù)設(shè)閾值，則滿足所述第一條件，否則，則不滿足所述第一條件。
9.根據(jù)權(quán)利要求7所述的控制方法，其特征在于，當(dāng)所述CPU降頻指令不滿足所述第一條件時(shí)，響應(yīng)所述CPU降頻指令，將所述CPU的工作頻率，以將所述CPU的功耗。
10.根據(jù)權(quán)利要求7所述的控制方法，其特征在于，所述降低所述輸出端口的輸出功率包括：
將所述輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率；
判斷所述輸出端口的輸出功率由最大輸出功率降低至次級(jí)輸出功率后，所述CPU降頻指令是否滿足所述第一條件；
如果是，將所述輸出端口的輸出功率由所述次級(jí)輸出功率降低至最小輸出功率；
其中，所述最小輸出功率與所述CPU的最大功耗之和小于電源裝置的額定輸出功率。