本實(shí)用新型屬于集成電路技術(shù)領(lǐng)域，具體涉及到一種基于CPCI總線的RS422和RS485通信板。

背景技術(shù)：

隨著微電子、通信技術(shù)的發(fā)展，主流測(cè)量控制系統(tǒng)已形成以計(jì)算機(jī)測(cè)控系統(tǒng)和嵌入式測(cè)控系統(tǒng)為主。主流的測(cè)量控制系統(tǒng)中，我們經(jīng)常要用到CPCI總線。CPCI總線有一些優(yōu)點(diǎn)：總線空間與處理器空間隔離；可擴(kuò)展性較好；具有動(dòng)態(tài)配置機(jī)制即插即用；總線帶寬較寬；具有共享總線機(jī)制；具有中斷機(jī)制。CPCI總線已被廣泛使用，CPCI總線已形成一種標(biāo)準(zhǔn)，人們廣泛使用CPCI總線擴(kuò)展一些功能板卡。

RS485通信和RS422通信出現(xiàn)的較早，已被人們廣泛使用于測(cè)量，控制，數(shù)據(jù)傳輸中。目前，基于RS485通信和RS422通信的外設(shè)較多，然而，將這些RS485通信和RS422通信的外設(shè)連接到主控設(shè)備時(shí)，常常會(huì)出現(xiàn)主控設(shè)備的串口通道不足，無(wú)法連接到主控設(shè)備的問(wèn)題。

這些外設(shè)要連接到主控設(shè)備常用的做法是：首先，添加主控器模塊,擴(kuò)充串口通道；其次，兩個(gè)主控器之間通過(guò)連接線互連起來(lái)。這種做法有一些不足：電路比較復(fù)雜，增加了模塊及連線；成本增加；維護(hù)費(fèi)力費(fèi)時(shí)，電路連線較多，不利于查找問(wèn)題；系統(tǒng)功耗增加。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問(wèn)題在于克服上述通信外設(shè)的不足,提供一種設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力的基于CPCI總線的RS422和RS485通信板。

解決上述技術(shù)問(wèn)題采用的技術(shù)方案是：具有：對(duì)裝置進(jìn)行控制的FPGA電路；PCI電路；該電路的輸出端接FPGA電路的輸入端；RS485驅(qū)動(dòng)電路，該電路的輸入端接FPGA電路的輸出端；RS422驅(qū)動(dòng)電路，該電路的輸入端接FPGA電路的輸出端。

本實(shí)用新型的FPGA電路為：集成電路U1的143腳、144腳、4腳～7腳、10腳、11腳、25腳～28腳、31腳、32腳、12腳、33腳、36腳、111腳～114腳、107腳～110腳接PCI電路，集成電路U1的134腳、139腳、141腳、142腳、106腳、105腳、103腳、100腳、84腳、83腳、79腳、78腳接RS422驅(qū)動(dòng)電路，集成電路U1的124腳、125腳、130腳、131腳、73腳、72腳、61腳、60腳、57腳、56腳、58腳、59腳接RS485驅(qū)動(dòng)電路，集成電路U1的89腳、88腳、90腳、95腳接連接器J7的1腳～4腳，集成電路U1的92腳接晶振Y1的4腳，集成電路U1的66腳、44腳、102腳、81腳、137腳、115腳、29腳、8腳接3V電源，集成電路U1的94腳、15腳、117腳、64腳、55腳、46腳、126腳、135腳接1.5V電源，集成電路U1的23腳、22腳、138腳、136腳、127腳、118腳、116腳、101腳、80腳、65腳、63腳、54腳、45腳、43腳、30腳、9腳、18腳、19腳、91腳接地，連接器J7的5腳接地，晶振Y1的1腳接3V電源、3腳接地；集成電路U1的型號(hào)為EP1C6T144C8，晶振Y1的型號(hào)為JHY50M。

本實(shí)用新型的RS485驅(qū)動(dòng)電路為：集成電路U2的4腳～1腳依次接集成電路U1的124腳、125腳、130腳、131腳，集成電路U2的6腳接電阻R1的一端和連接器J1的2腳、7腳接電阻R1的另一端和連接器J1的1腳、8腳接5V電源、5腳接地，集成電路U6的1腳～4腳依次接集成電路U1的73腳、72腳、61腳、60腳，集成電路U6的7腳接電阻R2的一端和連接器J5的1腳、6腳接電阻R2的另一端和連接器J5的2腳、8腳接5V電源、5腳接地，集成電路U7的1腳～4腳接集成電路U1的57腳、56腳、58腳、59腳，集成電路U7的7腳接電阻R3的一端和連接器J6的1腳、6腳接電阻R3的另一端和連接器J6的2腳、8腳接5V電源、5腳接地；集成電路U2、集成電路U6、集成電路U7的型號(hào)為MAX485。

本實(shí)用新型的RS422驅(qū)動(dòng)電路為：集成電路U3的1腳～4腳依次接集成電路U1的106腳、105腳、103腳、100腳，集成電路U3的6腳和7腳接連接器J2的2腳和1腳、8腳接5V電源、5腳接地，集成電路U4的1腳～4腳依次接集成電路U1的142腳、141腳、139腳、134腳，集成電路U4的6腳和7腳接連接器J3的2腳和1腳、8腳接5V電源、5腳接地，集成電路U5的1腳～4腳依次接集成電路U1的84腳、83腳、79腳、78腳，集成電路U5的7腳和6腳接連接器J4的1腳和2腳、8腳接5V電源、5腳接地；集成電路U3、集成電路U4、集成電路U5的型號(hào)為MAX481。

本實(shí)用新型的PCI電路為：集成電路U8的83腳～90腳、93腳～96腳、5腳～8腳、17腳～22腳、30腳、31腳、33腳～40腳、92腳和91腳、9腳、16腳、32腳、15腳、12腳～14腳、82腳、81腳、10腳依次接連接器J8的66腳、65腳、31腳、64腳、30腳～23腳、56腳、22腳、55腳、46腳、45腳、11腳、44腳、10腳、9腳、42腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳、7腳、13腳、53腳、50腳、16腳、19腳、58腳、54腳，集成電路U8的49腳～51腳、72腳、74腳～76腳、78腳、63腳～70腳、62腳～56腳、79腳、80腳依次接集成電路U1的143腳、144腳、4腳～7腳、10腳、11腳、25腳～28腳、31腳、32腳、12腳、33腳、36腳、111腳～114腳、107腳～110腳，集成電路U8的71腳和11腳接集成電路U10的5腳和6腳、4腳通過(guò)電阻R4接地、54腳接晶振X1的一端和電容C5的一端、55腳接晶振X1的另一端和電容C6的一端、41腳和44腳接集成電路U9的11腳和12腳、10腳通過(guò)電阻R5接3V電源，集成電路U8的23腳、77腳、78腳、97腳、98腳接3V電源，集成電路U6的73腳、53腳、28腳、26腳、4腳、1腳接地，集成電路U10的1腳～4腳和7腳接地、8腳接3V電源，集成電路U9的1腳接電容C3的一端、3腳接電容C3的另一端、4腳接電容C4的一端、5腳接電容C4的另一端、2腳接電容C1的一端、6腳接電容C2的一端、14腳和13腳接連接器J9的2腳和3腳、16腳接5V電源、15腳接地，電容C1、電容C2、電容C5、電容C6的另一端接地，連接器J8的15腳通過(guò)電阻R6接3V電源、17腳和31腳接3V電源、36腳和43腳短接，連接器J8的1腳、34腳、35腳、68腳、67腳接地，連接器J9的1腳接地；集成電路U8的型號(hào)為CH353L、集成電路U9的型號(hào)為MAX232CSE、集成電路U10的型號(hào)為AT24C02。

由于本實(shí)用新型采用了FPGA電路、PCI電路、RS485驅(qū)動(dòng)電路、RS422驅(qū)動(dòng)電路，F(xiàn)PGA電路啟動(dòng)PCI局部總線的控制邏輯和6通道串口的控制邏輯并接收外部傳來(lái)的數(shù)據(jù)，RS422驅(qū)動(dòng)電路、RS485驅(qū)動(dòng)電路進(jìn)行電平轉(zhuǎn)換并將數(shù)據(jù)輸出，本裝置設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力，可推廣應(yīng)用到通信電路外設(shè)與主控制設(shè)備連接設(shè)備領(lǐng)域。

附圖說(shuō)明

圖1是本實(shí)用新型的電氣原理方框圖。

圖2是圖1中FPGA電路、RS485驅(qū)動(dòng)電路、RS422驅(qū)動(dòng)電路的電子線路原理圖。

圖3是圖1中PCI電路的電子線路原理圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于這些實(shí)施例。

實(shí)施例1

在圖1中，本實(shí)用新型基于CPCI總線的RS422和RS485通信板由FPGA電路、PCI電路、RS485驅(qū)動(dòng)電路、RS422驅(qū)動(dòng)電路連接構(gòu)成，PCI電路的輸出端接FPGA電路的輸入端，F(xiàn)PGA電路的輸出端接RS485驅(qū)動(dòng)電路和RS422驅(qū)動(dòng)電路的輸入端。

在圖2中，本實(shí)施例的FPGA電路由集成電路U1、晶振Y1、連接器J7連接構(gòu)成，集成電路U1的型號(hào)為EP1C6T144C8，晶振Y1的型號(hào)為JHY50M。集成電路U1的143腳、144腳、4腳～7腳、10腳、11腳、25腳～28腳、31腳、32腳、12腳、33腳、36腳、111腳～114腳、107腳～110腳接PCI電路，集成電路U1的134腳、139腳、141腳、142腳、106腳、105腳、103腳、100腳、84腳、83腳、79腳、78腳接RS422驅(qū)動(dòng)電路，集成電路U1的124腳、125腳、130腳、131腳、73腳、72腳、61腳、60腳、57腳、56腳、58腳、59腳接RS485驅(qū)動(dòng)電路，集成電路U1的89腳、88腳、90腳、95腳接連接器J7的1腳～4腳，集成電路U1的92腳接晶振Y1的4腳，集成電路U1的66腳、44腳、102腳、81腳、137腳、115腳、29腳、8腳接3V電源，集成電路U1的94腳、15腳、117腳、64腳、55腳、46腳、126腳、135腳接1.5V電源，集成電路U1的23腳、22腳、138腳、136腳、127腳、118腳、116腳、101腳、80腳、65腳、63腳、54腳、45腳、43腳、30腳、9腳、18腳、19腳、91腳接地，連接器J7的5腳接地，晶振Y1的1腳接3V電源、3腳接地。

在圖2中，本實(shí)施例的RS485驅(qū)動(dòng)電路由集成電路U2、集成電路U6、集成電路U7、電阻R1～電阻R3、連接器J1、連接器J5、連接器J6連接構(gòu)成，集成電路U2、集成電路U6、集成電路U7的型號(hào)為MAX485，集成電路U2的4腳～1腳依次接集成電路U1的124腳、125腳、130腳、131腳，集成電路U2的6腳接電阻R1的一端和連接器J1的2腳、7腳接電阻R1的另一端和連接器J1的1腳、8腳接5V電源、5腳接地，集成電路U6的1腳～4腳依次接集成電路U1的73腳、72腳、61腳、60腳，集成電路U6的7腳接電阻R2的一端和連接器J5的1腳、6腳接電阻R2的另一端和連接器J5的2腳、8腳接5V電源、5腳接地，集成電路U7的1腳～4腳接集成電路U1的57腳、56腳、58腳、59腳，集成電路U7的7腳接電阻R3的一端和連接器J6的1腳、6腳接電阻R3的另一端和連接器J6的2腳、8腳接5V電源、5腳接地。

在圖2中，本實(shí)施例的RS422驅(qū)動(dòng)電路由集成電路U3、集成電路U4、集成電路U5、連接器J2、連接器J3、連接器J4連接構(gòu)成，集成電路U3、集成電路U4、集成電路U5的型號(hào)為MAX481。集成電路U3的1腳～4腳依次接集成電路U1的106腳、105腳、103腳、100腳，集成電路U3的6腳和7腳接連接器J2的2腳和1腳、8腳接5V電源、5腳接地，集成電路U4的1腳～4腳依次接集成電路U1的142腳、141腳、139腳、134腳，集成電路U4的6腳和7腳接連接器J3的2腳和1腳、8腳接5V電源、5腳接地，集成電路U5的1腳～4腳依次接集成電路U1的84腳、83腳、79腳、78腳，集成電路U5的7腳和6腳接連接器J4的1腳和2腳、8腳接5V電源、5腳接地。

在圖3中，本實(shí)施例的PCI電路由集成電路U8、集成電路U9、集成電路U10、電阻R4～電阻R6、電容C1～電容C6、晶振X1、連接器J8、連接器J9連接構(gòu)成，集成電路U8的型號(hào)為CH353L、集成電路U9的型號(hào)為MAX232CSE、集成電路U10的型號(hào)為AT24C02。集成電路U8的83腳～90腳、93腳～96腳、5腳～8腳、17腳～22腳、30腳、31腳、33腳～40腳、92腳和91腳、9腳、16腳、32腳、15腳、12腳～14腳、82腳、81腳、10腳依次接連接器J8的66腳、65腳、31腳、64腳、30腳～23腳、56腳、22腳、55腳、46腳、45腳、11腳、44腳、10腳、9腳、42腳、8腳、41腳、6腳、39腳、5腳、38腳、4腳、37腳、3腳、2腳、61腳、21腳、12腳、7腳、13腳、53腳、50腳、16腳、19腳、58腳、54腳，集成電路U8的49腳～51腳、72腳、74腳～76腳、78腳、63腳～70腳、62腳～56腳、79腳、80腳依次接集成電路U1的143腳、144腳、4腳～7腳、10腳、11腳、25腳～28腳、31腳、32腳、12腳、33腳、36腳、111腳～114腳、107腳～110腳，集成電路U8的71腳和11腳接集成電路U10的5腳和6腳、4腳通過(guò)電阻R4接地、54腳接晶振X1的一端和電容C5的一端、55腳接晶振X1的另一端和電容C6的一端、41腳和44腳接集成電路U9的11腳和12腳、10腳通過(guò)電阻R5接3V電源，集成電路U8的23腳、77腳、78腳、97腳、98腳接3V電源，集成電路U6的73腳、53腳、28腳、26腳、4腳、1腳接地，集成電路U10的1腳～4腳和7腳接地、8腳接3V電源，集成電路U9的1腳接電容C3的一端、3腳接電容C3的另一端、4腳接電容C4的一端、5腳接電容C4的另一端、2腳接電容C1的一端、6腳接電容C2的一端、14腳和13腳接連接器J9的2腳和3腳、16腳接5V電源、15腳接地，電容C1、電容C2、電容C5、電容C6的另一端接地，連接器J8的15腳通過(guò)電阻R6接3V電源、17腳和31腳接3V電源、36腳和43腳短接，連接器J8的1腳、34腳、35腳、68腳、67腳接地，連接器J9的1腳接地。

本實(shí)用新型的工作原理如下：

系統(tǒng)上電，首先，集成電路U1開(kāi)始初始化工作，完成FPGA的硬件配置工作：包括PCI局部總線的控制邏輯，6通道串口的控制邏輯。與此同時(shí)，集成電路U8開(kāi)始初始化工作，配置數(shù)據(jù)從集成電路U10的5腳輸入，完成PCI總線的配置工作。此后，電路進(jìn)入正常工作狀態(tài)。

首先，集成電路U1等待接收從外部傳來(lái)的數(shù)據(jù)。數(shù)據(jù)信號(hào)從連接器J8輸出，輸入到集成電路U8的83腳～90腳、93腳～96腳、5腳～8腳、17腳～22腳、30腳、31腳、33腳～40腳,經(jīng)過(guò)集成電路U8的總線轉(zhuǎn)換處理，數(shù)據(jù)信號(hào)從集成電路U8的63腳～70腳輸出，輸入到集成電路U2；或從集成電路U8的41腳輸出，輸入到集成電路U9的11腳，經(jīng)過(guò)集成電路U9的電平變換處理，從集成電路U9的14腳輸出，輸入到連接器J9，從連接器J9輸出數(shù)據(jù)；

其次，集成電路U2啟動(dòng)串口的控制邏輯，將接收的數(shù)據(jù)通過(guò)串口轉(zhuǎn)發(fā)出去。數(shù)據(jù)信號(hào)從集成電路U1的100腳輸出，輸入到集成電路U3的4腳，經(jīng)過(guò)集成電路U3電平變換處理，從集成電路U1的6腳、7腳輸出，輸入到連接器J2，從連接器J2輸出數(shù)據(jù)；或從從集成電路U1的78腳輸出，輸入到集成電路U5的4腳，經(jīng)過(guò)集成電路U5電平變換處理，從集成電路U5的6腳、7腳輸出，輸入到連接器J4，從連接器J4輸出數(shù)據(jù)；或從集成電路U1的60腳輸出，輸入到集成電路U6的4腳，經(jīng)過(guò)集成電路U6電平變換處理，從集成電路U6的6腳、7腳輸出，輸入到連接器J5，從連接器J5輸出數(shù)據(jù)；或從集成電路U1的59腳輸出，輸入到集成電路U7的4腳，經(jīng)過(guò)集成電路U7電平變換處理，從集成電路U7的6腳、7腳輸出，輸入到連接器J6，從連接器J6輸出數(shù)據(jù)；或從集成電路U1的124腳輸出，輸入到集成電路U2的4腳，經(jīng)過(guò)集成電路U2電平變換處理，從集成電路U2的6腳、7腳輸出，輸入到連接器J1，從連接器J1輸出數(shù)據(jù)；或從集成電路U1的134腳輸出，輸入到集成電路U4的4腳，經(jīng)過(guò)集成電路U4電平變換處理，從集成電路U4的6腳、7腳輸出，輸入到連接器J3，從連接器J3輸出數(shù)據(jù)。