本發(fā)明涉及有理函數(shù)實(shí)現(xiàn)電路技術(shù)，具體涉及一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)電路及實(shí)現(xiàn)方法。

背景技術(shù)：

有理函數(shù)是多項(xiàng)式除法的商，有時(shí)也被稱為代數(shù)分?jǐn)?shù)，一個(gè)有理函數(shù)f(x)可以寫成如(1)式的形式。

其中，m和n是自然數(shù)，b_i不全為零。有理函數(shù)在電路、控制、通訊等領(lǐng)域有著廣泛的應(yīng)用，例如一個(gè)系統(tǒng)的傳遞函數(shù)經(jīng)常會使用有理函數(shù)來表示。通過部分分式分解，一個(gè)高階的有理函數(shù)可以分解為多個(gè)低階有理函數(shù)和的形式，其中最常見的低階有理函數(shù)具有(2)和(3)式的形式。

(2)式中的r和p為實(shí)數(shù)；(3)中p,q,a,b為實(shí)數(shù)，由于極點(diǎn)和零點(diǎn)具有共軛的特性，因此也常被稱為復(fù)共軛有理函數(shù)對，其可以進(jìn)一步寫成系數(shù)為實(shí)數(shù)的形式：

(4)式中的變量x的系數(shù)都為實(shí)數(shù)。

當(dāng)進(jìn)行電路綜合時(shí)，常使用形如(1)式的有理函數(shù)指定一個(gè)電路的阻抗，為了找到給定阻抗的實(shí)現(xiàn)電路，通?？梢韵仁褂貌糠址质椒纸鈱⒏唠A的有理函數(shù)分解成低階有理函數(shù)和的形式，從而只要找到每個(gè)低階有理函數(shù)的實(shí)現(xiàn)電路，就可以通過串聯(lián)的形式實(shí)現(xiàn)給定有理函數(shù)的阻抗特性。因此找到(2)式和(3)式的實(shí)現(xiàn)電路及參數(shù)計(jì)算方法具有非常重要的意義。

其中，對于形如(2)式的1階有理函數(shù)表示的阻抗，其實(shí)現(xiàn)電路相對比較簡單，可以使用圖1中的電路形式來實(shí)現(xiàn)，其中電阻和電容的參數(shù)可以使用如下的公式計(jì)算。

由于電路綜合時(shí)，亦經(jīng)常會遇到形如(3)式的復(fù)共軛有理函數(shù)對，因此需要找到形如(3)式的復(fù)共軛有理函數(shù)對的準(zhǔn)確實(shí)現(xiàn)電路。

技術(shù)實(shí)現(xiàn)要素：

針對上述問題，本發(fā)明提供一種可用于電磁暫態(tài)仿真、電路分析和仿真、控制以及通信等領(lǐng)域的，元件參數(shù)值具有更加合理的數(shù)值范圍，從而提高了計(jì)算機(jī)表示的精度的復(fù)共軛有理函數(shù)對的電路實(shí)現(xiàn)方法。

本專利提出一種電路結(jié)構(gòu)及參數(shù)計(jì)算方法用來實(shí)現(xiàn)任意指定的2階有理函數(shù)表示的阻抗，所提出的電路結(jié)構(gòu)使用1個(gè)電阻、1個(gè)電導(dǎo)、1個(gè)電感和1個(gè)電容通過串并聯(lián)構(gòu)成，并給出了每個(gè)元件的具體參數(shù)計(jì)算公式，因此可以方便地由給定的參數(shù)使用常用元件實(shí)現(xiàn)給定的2階有理函數(shù)表示的阻抗。

為解決上述問題，本發(fā)明采取的技術(shù)方案為：一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)電路，包括電阻與電感串聯(lián)組成的第一支路，電導(dǎo)與電容均并聯(lián)于第一支路兩端分別構(gòu)成第二支路和第三支路。

一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)方法，包括如下步驟：

步驟一、把有理函數(shù)寫成復(fù)共軛有理函數(shù)對如下阻抗的形式：

步驟二、設(shè)計(jì)阻抗實(shí)現(xiàn)電路

電阻(R)與電感(L)串聯(lián)組成的第一支路，電導(dǎo)(G)與電容

(C)均并聯(lián)于第一支路兩端分別構(gòu)成第二支路和第三支路；

步驟三、配置實(shí)現(xiàn)電路中各元件參數(shù)計(jì)算公式

R單位為歐姆，L單位為亨利，G單位為西門子，C單位為法。

本發(fā)明提出一種新的電路結(jié)構(gòu)及參數(shù)計(jì)算方法用來實(shí)現(xiàn)任意指定的2階有理函數(shù)表示的阻抗，而且其參數(shù)具有更加合理的數(shù)值范圍，從而提高了計(jì)算機(jī)表示的精度，避免由于計(jì)算機(jī)有限精度表示所造成的誤差。

附圖說明

圖1一階有理函數(shù)阻抗的實(shí)現(xiàn)電路；

圖2二階有理函數(shù)阻抗的實(shí)現(xiàn)電路；

具體實(shí)施方式

一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)電路，包括電阻R與電感L串聯(lián)組成的第一支路，電導(dǎo)G與電容C均并聯(lián)于第一支路兩端分別構(gòu)成第二支路和第三支路。

一種復(fù)共軛有理函數(shù)對的實(shí)現(xiàn)方法，包括如下步驟：

步驟一、把有理函數(shù)寫成復(fù)共軛有理函數(shù)對如下阻抗的形式：

步驟二、設(shè)計(jì)阻抗實(shí)現(xiàn)電路

電阻R與電感L串聯(lián)組成的第一支路，電導(dǎo)G與電容C均并聯(lián)于第一支路兩端分別構(gòu)成第二支路和第三支路；

步驟三、配置實(shí)現(xiàn)電路中各元件參數(shù)計(jì)算公式

R單位為歐姆，L單位為亨利，G單位為西門子，C單位為法。

給定一組形如(3)式的復(fù)共軛有理函數(shù)對，其參數(shù)如表1所示，對于每對復(fù)共軛有理函數(shù)，尋找相應(yīng)的實(shí)現(xiàn)電路，使得電路的端口阻抗具有給定復(fù)共軛有理函數(shù)對的阻抗特性。

表1復(fù)共軛有理函數(shù)對的a、b、p、q參數(shù)

如果使用圖2中的電路結(jié)構(gòu)實(shí)現(xiàn)表1中的復(fù)共軛有理函數(shù)對，則實(shí)現(xiàn)電路中的參數(shù)如表2所示。

表2實(shí)現(xiàn)電路的R、L、G、C參數(shù)

上述實(shí)施例為本發(fā)明的一個(gè)典型應(yīng)用場景，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。