背景技術(shù)：

本章節(jié)旨在提供與理解本文所描述的各種技術(shù)相關(guān)的信息。正如本章節(jié)的標題所暗示的，這是對相關(guān)技術(shù)的討論，其絕不意味著它是現(xiàn)有技術(shù)。通常，相關(guān)技術(shù)可被認為是現(xiàn)有技術(shù)，或者可被認為不是現(xiàn)有技術(shù)。因此，應當理解，本章節(jié)中的任何陳述應當從這個角度來閱讀，而不應視為對現(xiàn)有技術(shù)的任何承認。

通常，在物理設(shè)計中，先進工藝節(jié)點處的性能和可靠性可能由于當金屬線縮小時金屬電阻和通孔電阻的增大而受到限制。例如，隨著金屬線寬度減小，金屬線的電阻和將金屬線連接在一起的通孔的電阻會增大。此外，當電流密度增加時，較窄的金屬線可能會對電遷移敏感。

參考物理設(shè)計，圖1a-圖1c示出了本領(lǐng)域中已知的單元(cell)100的常規(guī)布局的各種示圖。具體地，圖1a涉及具有在輸出負載充電期間的電流流動100a的單元100，圖1b涉及具有在輸出負載放電期間的電流流動100b的單元100，以及圖1c涉及具有在輸出負載充電期間的電流流動100c的單元100的等效電阻性電路。

參考高級工藝節(jié)點(例如，＜28nm)，p型場效應晶體管(pfet)110可使用局部金屬互連m0耦合到n型fet(nfet)112。此外，m0還可用于耦合到vss和vdd電源軌。另一金屬互連m1可以是單元100的輸出引腳，其可以在一個方向(即，第一方向)上延伸，并且可以使用通孔v0耦合到m0。通常，在高級工藝節(jié)點中，可能不允許輸出引腳m1沿與第一方向相反的第二方向延伸(單向布線)。在布線步驟期間，m1輸出引腳還可使用通孔v1和另一金屬互連m2耦合到其它單元。通常，m2可能僅在與m1垂直的方向上延伸，并且在高級工藝節(jié)點中，可能不允許m2沿第二方向延伸(單向布線)。此外，無論有效高還是有效低，依據(jù)晶體管類型，被激活的柵極(輸入網(wǎng)(inputnet))允許電流流過晶體管110，120。

圖1a-圖1b描述了單元100的不同連接和電阻模型。如圖所示，來自m0的輸出網(wǎng)(outputnet)電阻可以由v0+m1+v1+m2組成。此外，m1輸出引腳應該被實現(xiàn)為維持電流流動，而沒有明顯的電遷移劣化。圖1a示出了箭頭以指示在輸出負載充電期間的電流流動，例如，當m0(作為將nfet耦合到pfet的輸出網(wǎng))從0切換到1時的電流流動。此外，圖1b示出了箭頭以指示輸出負載放電期間的電流流動，例如當m0(作為將nfet耦合到pfet的輸出網(wǎng))從1切換到0時的電流流動。

圖1c示出了從m0(作為將nfet耦合到pfet的輸出網(wǎng))而言的具有在輸出負載充電100c期間的電流流動的單元100的等效電阻性網(wǎng)絡。如圖所示，rv0，rm1，rv1，rm2_1和rm2_2分別是v0，m1，v1和m2的電阻。在這種情況下，電流可以在m2電阻之間分流。因此，m0和m2之間的總電阻可以是：r1＝rv0+rm1+rv1。

附圖說明

本文中參考附圖描述了各種技術(shù)的實施方式。然而，應當理解，附圖僅示例示出了本文所描述的各種實施方式，但不意味著限制本文所描述的各種技術(shù)的實施例。

圖1a-圖1c示出了本領(lǐng)域中已知的單元布局的示圖。

圖2a-圖2e示出了根據(jù)本文描述的各種實施方式的用于減小物理設(shè)計中的電阻的單元布局的示圖。

圖3a-圖3b示出了根據(jù)本文描述的各種實施方式的用于減小物理設(shè)計中的電阻的多指單元布局的示圖。

圖4示出了根據(jù)本文描述的各種實施方式的用于減小物理設(shè)計中的電阻的方法的過程流程圖。

圖5示出了根據(jù)本文描述的各種實施方式的用于減小物理設(shè)計中的電阻的系統(tǒng)的示圖。

具體實施方式

本文描述的各種實施方案涉及物理設(shè)計中的電阻減小和用于改進的產(chǎn)量、輸出網(wǎng)電阻(outputnetresistance)和電遷移的標準單元布局。例如，可以改進和/或減少各種類型的電路部件(例如，單元、標準單元、晶體管等)的電阻，以改善物理設(shè)計中的電路性能。在這種情況下，可以利用冗余布線來改善輸出負載充電和放電期間的電流流動，這可以在減少定時延遲的情況下提供更高速度。在一些情況下，可以使用添加冗余輸出線的特定單元布局來減小電阻。如本文所述，特定單元布局可被用于提高制造產(chǎn)量和單元輸出網(wǎng)電阻，從而提供更高的性能并降低單元對金屬電遷移的敏感度。當在集成電路中實現(xiàn)時，該技術(shù)可以提高電路部件(例如，單元、標準單元、晶體管等)的性能。

因此，現(xiàn)在將參考圖2a-圖5更詳細地描述用于減小物理設(shè)計中的電阻的集成電路和方法的各種實施方式。

參考物理設(shè)計，圖2a-圖2e示出了根據(jù)本文描述的各種實施方式的用于減小物理設(shè)計中的電阻的單元200的布局的各種示圖。特別地，圖2a涉及單元200的布局，其中箭頭示出在輸出負載充電期間的電流流動200a；圖2b涉及單元200的布局，其中箭頭示出在輸出負載放電期間的電流流動200b；而圖2c涉及單元200的布局的等效電阻性電路200c，其中箭頭示出在輸出負載充電期間的電流流動。此外，圖2d涉及單元200的另一布局，其中箭頭示出在輸出負載充電期間的電流流動200d；而圖2e涉及單元200的另一布局，其中箭頭示出在輸出負載放電期間的電流流動200e。

參考圖2a，利用單元200的實例示出了集成電路的標準單元布局。單元200可以包括多個晶體管210、212，其包括第一類型(例如，p型)的第一晶體管210和不同于第一類型的第二類型(例如，n型)的第二晶體管212。單元200可以包括將第一晶體管210耦合到第二晶體管212的第一線m0。單元200可以包括將第一線m0耦合到輸出布線m2的第二線m1(輸出引腳)。單元200可以包括進一步將第一線m0耦合到輸出布線m2的冗余線m1r(冗余輸出引腳)。第二線m1提供輸出布線m2的第一導電路徑或分支，而冗余線m1r提供輸出布線m2的第二路徑或分支。輸出布線m2將單元200耦合到單元網(wǎng)絡中的一個或多個其他單元。

在一些實施方式中，第一晶體管210可以是p型場效應晶體管(pfet)，而第二晶體管212可以是n型fet(nfet)。第一線m0可以包括將第一晶體管210電耦合到第二晶體管212的第一金屬線。第一線m0可以包括一條或多條附加線，其將第一晶體管210電耦接到具有第一極性的第一電源軌，以及將第二晶體管212電耦合到具有不同于第一極性的第二極性的第二電源軌。此外，第一電源軌可以提供處于第一極性的第一電壓，諸如源電壓(vdd)，而第二電源軌可以提供處于第二極性的第二電壓，諸如地電壓(vss或gnd)。

在一些實施方式中，第一線m0可以與輸出布線m2平行布置，第二線m1可以垂直于第一線m0和輸出布線m2布置。冗余線m1r可以布置成與第二線m1平行。在一些情況下，冗余線m1r可以包括將第一線m1電耦合到輸出布線m2的多條冗余線(例如，布置成平行于第二線m1)，從而提供輸出布線m2的多個導電路徑或分支。

如圖2a中的箭頭所示，在輸出負載充電期間，電流經(jīng)由第一線m0、第二線m1和冗余線m1r通過第一晶體管210流向輸出布線m2。此外，在輸出負載充電期間，第二晶體管212可以是不活動的。

如圖2b中的箭頭所示，在輸出負載放電期間，電流從輸出布線m2經(jīng)由第一線m0、第二線m1和冗余線m1r流過第二晶體管212。此外，在輸出負載放電期間，第一晶體管210可以是不活動的。

在輸出負載充電和/或放電期間，冗余線m1r可以降低單元200的輸出網(wǎng)電阻。在各種實施方式中，在輸出負載充電和/或放電期間，冗余線m1r可以降低單元200對電遷移的敏感度，因為流過單元200的電流在第二線m1和冗余線m1r之間分流。

在一些實施方案中，通過圖2a-圖2b中所示的方式，線m0、m1、m1r、m2(例如，金屬互連)中的每一個可形成在互連的不同層上且利用通孔v0、v1(例如，金屬通孔)垂直耦合在一起。在通用概念中，網(wǎng)絡中的每個層可以具有多個平行的幾何形狀。對于相鄰層，這可以得到用于通孔的多個交叉點(或在一般情況下的開口)。在一些情況下，這可能有助于性能和電遷移。此外，這些層可能表現(xiàn)出電阻性問題，導致相對于總電容而言可能為小量的電容，這可能影響性能也可能不影響性能。

如圖2a-圖2b中所示，本文描述的各種實施方式涉及并且針對使用特定布局來減小單元200的電阻，該特定布局添加了冗余的平行輸出引腳m1、m1r。此外，圖2a、2b中的單元200的配置導致圖2c的等效電阻性網(wǎng)絡。為了簡單起見，圖2c中省略了通孔v1之間的m2電阻，因為在一些實際情況下該電阻可以忽略。

如圖2a-圖2c中所示，電流在具有相似的v0、m1和v1電阻的兩個并聯(lián)分支m1、m1r之間分流。附加rm0電阻可以對應于布置在兩個通孔v0之間的m0部分。在這種情況下，m0和m2之間的總電阻為：

r2＝r1(rm0+r1)/(rm0+2r1)

其也可以寫為：

r2＝r1(1+r)/(2+r)，其中r＝rm0/r1

因此，m0和m2之間的總電阻已經(jīng)從r1減小到r2?？s減因子f是：

f＝r2/r1＝(1+r)/(2+r)

在rm0＝0(r＝0)的理想情況下，縮減因子為0.5。在一些情況下，rm0值越低，縮減因子越好?？梢酝ㄟ^最小化兩個m1輸出引腳之間的距離來最小化rm0。

此外，電流在兩個冗余m1、m1r輸出引腳之間分流，其中最大分量在對應于f的無rm0的分支中流動，而最小分量在對應于(1-f)的具有rm0的分支中流動。由于每個冗余mr1輸出引腳中的電流小于非冗余m1輸出引腳中的電流，因此冗余m1r輸出引腳配置對電遷移不那么敏感。

在一些實施方案中，兩個冗余輸出引腳m1、m1r的情況可外推到多個(兩個或更多個)冗余輸出引腳，其中可包括額外的平行輸出引腳，只要單元200提供足夠的空間來容納它們。增加冗余輸出引腳的數(shù)量可以進一步降低輸出網(wǎng)電阻，并且可以進一步降低對電遷移的敏感度。因此，上述電阻公式可被推廣到多個冗余輸出引腳。

例如，對于對應于n個m0分段的總數(shù)為(n+1)個平行輸出引腳，m0和m2之間的總電阻可以根據(jù)下式計算：

其中使用以下遞歸公式計算r01：

以及

r0n＝rm0n+r1

縮減因子可以根據(jù)以下公式推導：

為了說明一般化公式，上面描述的對應于n+1＝2或n＝1的兩個冗余輸出引腳的情況可以計算如下：

r01＝rm0+r1

得到：

相當于上面的公式：

示出三個冗余輸出引腳(n＝2)的情況，現(xiàn)在考慮在v0之間具有rm01和rm02電阻的兩個m0部分。在這種情況下，一般化公式轉(zhuǎn)換為：

r02＝rm02+r1

使用多個輸出冗余管腳意味著使用冗余的v0和v1，這種配置可以因此提高制造產(chǎn)量。對于無冗余輸出引腳的情況，失效的v0或v1(v0或v1不接觸其底部或頂部金屬層或具有高的電阻值)可能導致故障。

先前對圖2a-圖2c的說明示出了用于描述如本文所述的技術(shù)的單指pfet/nfet。在實踐中，可以從多個并行的指收集電流，例如，如圖3a-圖3b中所示。例如，圖3a-圖3b示出了根據(jù)本文所述的各種實施方式的單元300的多指單元布局的示圖，該多指單元布局用于減小物理設(shè)計中的電阻。特別地，圖3a涉及單元300的多指單元布局，其中箭頭示出在輸出負載充電期間的電流流動300a；圖3b涉及單元300的多指單元布局，其中箭頭示出在輸出負載放電期間的電流流動300b。

參考圖2d-圖2e，利用單元200的其它實例示出了集成電路的標準單元布局，其中類似的特征提供與參考圖2a-圖2b所描述的類似的范圍和操作。此外，如本文所述，第二線m1提供到輸出布線m2的第一導電路徑或分支，而冗余線m1r提供到輸出布線m2的第二路徑或分支。輸出布線m2將單元200耦合到單元網(wǎng)絡中的一個或多個其他單元。在一些實施方式中，如參考圖2d-圖2e所示，單元200可以包括冗余輸出布線m2r。冗余輸出布線m2r進一步將單元200耦合到單元網(wǎng)絡中的一個或多個其他單元。此外，冗余輸出布線m2r可以與輸出布線m2平行布置，而第二線m1可以布置為垂直于第一線m0和冗余輸出布線m2r。冗余輸出布線m2r可以包括多條冗余輸出布線(例如，平行于輸出布線m2布置)，從而提供到單元網(wǎng)絡中的一個或多個其他單元以及輸出布線m2的多個導電路徑或分支。

如圖2d中的箭頭所示，在輸出負載充電期間，電流經(jīng)由第一線m0、第二線m1和冗余線m1r通過第一晶體管210流向輸出布線m2、m2r。在輸出負載充電期間，第二晶體管212可以是不活動的。

如圖2e中的箭頭所示，在輸出負載放電期間，電流從輸出布線m2、m2r經(jīng)由第一線m0、第二線m1和冗余線m1r流過第二晶體管212。在輸出負載放電期間，第一晶體管210可以是不活動的。

在輸出負載充電和/或放電期間，一條或多條冗余輸出布線m2r連同輸出布線m2可以減小單元200的輸出網(wǎng)電阻。在各種實施方式中，在輸出負載充電和/或放電期間，一條或多條冗余輸出布線m2r連同輸出布線m2可以降低單元200對電遷移的敏感度，因為通過單元200的電流在輸出布線m2和一條或多條冗余輸出布線m2r之間分流。

如本文所述，輸出布線m2可以包括彼此平行的多條輸出布線。該一條或多條冗余輸出布線m2r可以是彼此平行的多條輸出布線m2的一部分。此外，第二線m1和冗余線m1r可被耦合到多條輸出布線m2、m2r中的每一個。在一些實施方式中，輸出布線m2、m2r可以形成在互連的多個層中，其中互連的每個層包括至少兩條平行的線。此外，互連的每個層可以通過多個通孔(例如，通過至少四個通孔)耦合到互連的位于下面的前一層，并且通過多個通孔(例如，至少兩個通孔)耦合到互連的位于上面的后一層。

參考圖3a-圖3b，利用單元300的實例示出了集成電路的多指單元布局。單元300可以包括多個晶體管310、312，其包括第一類型(例如，pfet)的第一晶體管310和不同于第一類型的第二類型(例如，nfet)的第二晶體管312。如圖所示，pfet310和nfet312中的每一個具有多個指，其中單元300可以包括將pfet310的多個指耦合到nfet312的相應多個指的第一線m0。單元300可以包括將第一線m0耦合到輸出布線m2的第二線m1(輸出引腳)。單元300可以包括進一步將第一線m0耦合到輸出布線m2的冗余線m1r(冗余輸出引腳)。如本文所述，第二線m1提供到輸出布線m2的第一導電路徑或分支，并且冗余線m1r提供到輸出布線m2的第二路徑或分支。輸出布線m2將單元300耦合到單元網(wǎng)絡中的一個或多個其他單元。

此外，如圖3a中的箭頭所示，在輸出負載充電期間，電流經(jīng)由第一線m0、第二線m1和冗余線m1r通過pfet310的指流向輸出布線m2。在輸出負載充電期間，nfet312可以是不活動的。

如圖3b中的箭頭所示，在輸出負載放電期間，電流從輸出布線m2經(jīng)由第一線m0、第二線m1和冗余線m1r流過nfet312。此外，在輸出負載放電期間，pfet310可以是不活動的。

在輸出負載充電和/或放電期間，冗余線m1r可以降低單元300的輸出網(wǎng)電阻。在各種實施方式中，在輸出負載充電和/或放電期間，冗余線m1r可以降低單元300對電遷移的敏感度，因為通過單元300的電流在第二線m1和冗余線m1r之間分流。

本文所描述的各種實施方式涉及使用多個冗余平行m1、m1r輸出引腳的標準單元布局。在一些情況下，該配置使得能夠降低輸出網(wǎng)電阻，從而提高定時性能。在一些其他情況下，該配置使得能夠由于冗余通孔的增加而提高制造產(chǎn)量。在另外一些情況下，該配置使得能夠降低對電遷移的敏感度，因為總電流在多個不同的路徑或分支中分流，并且每個路徑或分支收集總電流的一部分。

圖4示出了根據(jù)本文描述的各種實施方式的用于減小物理設(shè)計中的電阻的方法的過程流程圖。應當理解，盡管方法400指示了操作執(zhí)行的特定順序，但是在一些實例中，操作的某些部分可以以不同的順序且在不同的系統(tǒng)上執(zhí)行。在其它實例中，可以向方法400添加額外的操作或步驟和/或從方法400省略操作或步驟。此外，圖4的計算設(shè)備400可以被配置為執(zhí)行方法400。在一些實施方式中，方法400可以被實現(xiàn)為程序或軟件指令過程，配置為減小物理設(shè)計中的電阻以提高性能。

在框410，方法400可以使用第一線將第一晶體管電耦合到第二晶體管。在框420，方法400可以使用第二線將第一線與輸出線電耦合。在框430，方法400可以使用一條或多條冗余線將第一線電耦合到輸出線。

在一些實施方式中，方法400可以指代制造集成電路的方法。在輸出負載充電和/或放電期間，一條或多條冗余線可以減小集成電路的輸出網(wǎng)電阻。此外，在一些情況下，在輸出負載充電和/或放電期間，一條或多條冗余線可以降低集成電路對電遷移的敏感度，因為電流在第二線和一條或多條冗余線之間分流。

圖5示出了根據(jù)本文描述的各種實施方式的用于減小物理設(shè)計中的電阻的系統(tǒng)500的框圖。此外，系統(tǒng)500可以被配置為用于制造具有這樣的單元的集成電路，所述單元具有根據(jù)本文描述的各種實施方式的具備改善的產(chǎn)量、輸出網(wǎng)電阻和電遷移的標準單元布局。

參考圖5，系統(tǒng)500可以包括被配置為減小物理設(shè)計中的電阻的基于計算機的系統(tǒng)。系統(tǒng)500可以與至少一個計算設(shè)備504相關(guān)聯(lián)，所述計算設(shè)備504被實現(xiàn)為專用機器，該專用機器被配置為如本文所描述的減小物理設(shè)計中的電阻。在一些實現(xiàn)中，計算設(shè)備504可以包括任何標準元件和/或部件，包括至少一個處理器510、存儲器512(例如非瞬時性計算機可讀存儲介質(zhì))、一個或更多個數(shù)據(jù)庫540、電源、外設(shè)和可能未在圖5中具體示出的各種其他計算元件和/或部件。計算設(shè)備504可以包括存儲在非瞬時性計算機可讀介質(zhì)512上的指令，所述指令可由至少一個處理器510執(zhí)行。計算設(shè)備504可以與顯示設(shè)備550(例如，監(jiān)視器或其他顯示器)相關(guān)聯(lián)，所述顯示設(shè)備550可以用于提供用戶界面(ui)552，例如圖形用戶界面(gui)。在一些情況下，ui552可以用于從用戶接收用于管理、操作和/或利用計算設(shè)備504的各種參數(shù)和/或偏好。因此，計算設(shè)備504可以包括用于提供輸出到用戶的顯示設(shè)備550，并且顯示設(shè)備550可以包括用于從用戶接收輸入的ui552。

在各種實施方式中，計算設(shè)備504可被配置為實現(xiàn)用于減小物理設(shè)計中的電阻的各種方法和/或技術(shù)。例如，計算設(shè)備504可被配置為分析集成電路的單元的操作條件。此外，參考圖5，計算設(shè)備504可以包括電阻緩和器模塊520(或布局優(yōu)化器)，其被配置為使至少一個處理器510實現(xiàn)參考圖2a-圖4描述的一種或多種技術(shù)，包括涉及物理設(shè)計中的電阻減小以及用于改善產(chǎn)量、輸出網(wǎng)電阻和電遷移的標準單元布局的技術(shù)。電阻緩和器模塊520可以以硬件和/或軟件來實現(xiàn)。如果以軟件實現(xiàn)，則電阻緩和器模塊520可被存儲在存儲器512和/或數(shù)據(jù)庫540中。如果以硬件實現(xiàn)，則電阻緩和器模塊520可以是配置為與處理器510接口連接的單獨處理部件。

在各種實施方式中，電阻緩和器模塊520可被配置為使得至少一個處理器510執(zhí)行如本文中參考圖2a-圖4所描述的各種技術(shù)。例如，電阻緩和器模塊520可被配置為使得至少一個處理器510分析集成電路的單元的操作條件。電阻緩和器模塊520可被配置為使得至少一個處理器510幫助制造具有一個或多個參考圖2a-圖3描述的單元的集成電路。

例如，參考圖4的方法400，電阻緩和器模塊520可被配置為使得至少一個處理器510幫助制造具有一個或多個單元的集成電路，該單元具有第一類型的第一晶體管和不同于第一類型的第二類型的第二晶體管。集成電路可以包括電耦合第一晶體管和第二晶體管的第一互連。此外，集成電路可以包括多個第二互連，該第二互連通過在第一互連和輸出布線連接之間布置多個導電分支而將第一互連電耦合到輸出布線連接。第一互連可以平行于輸出布線連接，并且該多個第二互連可以垂直于第一互連和輸出布線連接布置。在輸出負載充電和放電期間，多個第二互連可以減小集成電路的輸出網(wǎng)電阻。此外，在輸出負載充電和放電期間，因為電流在多個第二互連之間分流，因此多個第二互連可以降低集成電路對電遷移的敏感度。

此外，參考圖5，計算設(shè)備504可以包括仿真器模塊522，仿真器模塊522被配置為使得至少一個處理器510生成集成電路的一個或多個仿真。仿真器模塊522可以被稱為可以以硬件和/或軟件實現(xiàn)的仿真部件。如果以軟件實現(xiàn)，則仿真器模塊522可以存儲在存儲器512或數(shù)據(jù)庫540中。如果以硬件實現(xiàn)，仿真器模塊520可以是被配置為與處理器510接口連接的單獨的處理部件。在一些情況下，仿真器模塊522可以包括spice仿真器，其被配置為生成集成電路的spice仿真。通常，spice是指“具有集成電路強調(diào)的仿真程序(simulationprogramwithintegratedcircuitemphasis)”的首字母縮略詞，其是開放源模擬電子電路仿真器。此外，spice是由半導體工業(yè)用來檢查集成電路設(shè)計的完整性和預測集成電路設(shè)計的行為的通用軟件程序。因此，在一些情況下，電阻緩和器模塊520可被配置為與仿真器模塊522接口連接，以基于對集成電路的一個或多個仿真(例如，spice仿真)來生成定時數(shù)據(jù)，所述仿真可被用于分析集成電路的定時數(shù)據(jù)以識別定時劣化的實例。此外，電阻緩和器模塊520可被配置為使用對集成電路的一個或多個仿真(包括例如spice仿真)來輔助實現(xiàn)物理設(shè)計中的電阻減小，以及輔助實現(xiàn)標準單元布局，以如本文所述改善產(chǎn)量、輸出網(wǎng)電阻和電遷移。

在一些實現(xiàn)中，計算設(shè)備504可以包括一個或多個數(shù)據(jù)庫540，其被配置為存儲和/或記錄與減小物理設(shè)計中的電阻有關(guān)的各種信息。在一些情況下，數(shù)據(jù)庫540可被配置為存儲和/或記錄與集成電路、操作條件和/或定時數(shù)據(jù)相關(guān)的信息。此外，數(shù)據(jù)庫540可被配置為參考仿真數(shù)據(jù)(包括例如spice仿真數(shù)據(jù))來存儲和/或記錄與集成電路和定時數(shù)據(jù)相關(guān)的信息。

本文描述了集成電路的各種實施方式。在一些實施方案中，集成電路可包括具有多個晶體管的單元，所述多個晶體管包括第一類型的第一晶體管和不同于第一類型的第二類型的第二晶體管。集成電路可以包括將第一晶體管耦合到第二晶體管的第一線。集成電路可以包括將第一線耦合到輸出布線的第二線。集成電路可以包括進一步將第一線耦合到輸出布線的冗余線。

本文描述了集成電路的各種實施方式。在一些實施方式中，集成電路可以包括第一類型的第一晶體管、不同于第一類型的第二類型的第二晶體管、以及電耦合第一和第二晶體管的第一互連。集成電路可以包括通過在第一互連和輸出布線連接之間布置多個導電分支而將第一互連電耦合到輸出布線連接的多個第二互連。

本文描述了制造集成電路的方法的各種實施方式。在一些實施方案中，所述方法可以包括利用第一線將第一和第二晶體管電耦合。該方法可以包括利用第二線將第一線與輸出線電耦合。該方法可以包括使用一條或多條冗余線將第一線電耦合到輸出線。

本文描述的各種技術(shù)的實施方式可以與許多通用或?qū)Ｓ糜嬎阆到y(tǒng)環(huán)境或配置一起操作?？蛇m合使用本文所述的各種技術(shù)的計算系統(tǒng)、環(huán)境和/或配置的示例包括但不限于個人計算機、服務器計算機、手持或膝上型設(shè)備、多處理器系統(tǒng)、基于微處理器的系統(tǒng)、機頂盒、可編程消費電子產(chǎn)品、網(wǎng)絡pc、小型計算機、大型計算機、智能電話、平板計算機、可穿戴計算機、云計算系統(tǒng)、虛擬計算機、海洋電子設(shè)備等。

本文所描述的各種技術(shù)可以在由計算機執(zhí)行的諸如程序模塊之類的計算機可執(zhí)行指令的一般上下文中實現(xiàn)。程序模塊包括執(zhí)行特定任務或?qū)崿F(xiàn)特定抽象數(shù)據(jù)類型的例程、程序、對象、組件、數(shù)據(jù)結(jié)構(gòu)等。此外，每個程序模塊可以以其自己的方式實現(xiàn)，而不需要都以相同的方式實現(xiàn)。雖然程序模塊可在單個計算系統(tǒng)上執(zhí)行，但是應當理解，在一些實現(xiàn)中，程序模塊可以在適于彼此通信的分開的計算系統(tǒng)或設(shè)備上實現(xiàn)。程序模塊還可以是硬件和軟件的某種組合，其中由程序模塊執(zhí)行的特定任務可以通過硬件、軟件或兩者的某種組合來完成。

本文描述的各種技術(shù)可以在分布式計算環(huán)境中實現(xiàn)，其中任務由通過通信網(wǎng)絡(例如通過硬連線鏈路、無線鏈路或其各種組合)鏈接的遠程處理設(shè)備執(zhí)行。在分布式計算環(huán)境中，程序模塊可以位于本地和遠程的計算機存儲介質(zhì)中，包括例如存儲器存儲設(shè)備等。

此外，本文提供的討論可以被認為針對某些特定實施方式。應當理解，本文提供的討論是為了使本領(lǐng)域普通技術(shù)人員能夠制作和使用由權(quán)利要求的主題所限定的任何主題。

應當注意，權(quán)利要求的主題不限于本文提供的實施方式和示例說明，而是包括那些實施方式的修改形式，包括根據(jù)權(quán)利要求的實施方式的部分和不同實施方式的要素的組合。應當理解，在任何這樣的實施方式的開發(fā)中，如在任何工程或設(shè)計項目中，應當做出許多實現(xiàn)特定的決定以實現(xiàn)開發(fā)者的特定目標，諸如符合系統(tǒng)相關(guān)的和商業(yè)相關(guān)的約束，這些約束在不同的實施方式中可以不同。此外，應當理解，這樣的開發(fā)努力可能是復雜和耗時的，但是對于受益于本公開的普通技術(shù)人員來說，仍將是設(shè)計、制造和制造的常規(guī)任務。

已經(jīng)詳細參考了各種實現(xiàn)方式，這些實施方式的示例在附圖中示出。在下面的詳細描述中，闡述了許多具體細節(jié)以提供對本文提供的公開的透徹理解。然而，本文提供的公開可以在沒有這些具體細節(jié)的情況下實施。在一些其他實例中，沒有詳細描述公知的方法、過程、組件、電路和網(wǎng)絡，以免不必要地模糊實施例的細節(jié)。

還應當理解，盡管這里可能使用了術(shù)語第一、第二等來描述各種要素，但是這些要素不應受這些術(shù)語限制。這些術(shù)語僅用于將一個要素與另一個要素區(qū)分開。例如，第一要素可以被稱為第二要素，并且類似地，第二要素可以被稱為第一要素。第一要素和第二要素分別都是要素，但是它們被認為是不同的元件。

在本文提供的公開的描述中使用的術(shù)語是為了描述特定實施方式的目的，而不是旨在限制本文提供的公開。除非上下文另有明確說明，否則在本文提供的公開的描述和所附權(quán)利要求中使用的單數(shù)形式“一”、“一個”和“該”也旨在包括復數(shù)形式。如本文所使用的術(shù)語“和/或”是指并且包括一個或多個相關(guān)列出項目的任何和所有可能的組合。當在本說明書中使用時，術(shù)語“包括”、“包含”和/或“具有”指定所述特征、整數(shù)、步驟、操作、元件和/或組件的存在，但是不排除一個或多個其它特征、整數(shù)、步驟、操作、元件、組件和/或其組合的存在或添加。

如本文所使用的，根據(jù)上下文，術(shù)語“如果”可以被解釋為意指“……時”或“基于”或“響應于確定”或“響應于檢測到”。類似地，短語“如果確定”或“如果檢測到[條件或事件]”可以取決于上下文被解釋為意味著“在確定……時”或“響應于確定”或“在檢測到[條件或事件]”或“響應于檢測到[條件或事件]”。術(shù)語“上”和“下”；“上面”和“下面”；“向上”和“向下”；“下面”和“上面”；以及指示在給定點或元件上方或下方的相對位置的其它類似術(shù)語，可結(jié)合本文所述的各種技術(shù)的一些實施方式來使用。

雖然前述內(nèi)容涉及本文所描述的各種技術(shù)的實施方式，但可根據(jù)本文的公開內(nèi)容設(shè)計其它及進一步的實施方式，其可由所附權(quán)利要求書確定。

盡管已經(jīng)以專用于結(jié)構(gòu)特征和/或方法動作的語言描述了主題，但是應當理解，所附權(quán)利要求中定義的主題不一定限于上述具體特征或動作。相反，上述具體特征和動作是作為實現(xiàn)權(quán)利要求的示例形式而公開的。