技術(shù)總結(jié)
本發(fā)明涉及一種基于域存儲(chǔ)的算法執(zhí)行方法，具有可靠性高、算法執(zhí)行效率高等特點(diǎn)，包含以下步驟：(1)算法執(zhí)行器啟動(dòng)前進(jìn)行初始化工作，等待算法執(zhí)行開始的觸發(fā)信號(hào)；(2)刷新輸入數(shù)據(jù)到雙口RAM內(nèi)，包括輸入緩沖區(qū)數(shù)據(jù)、參數(shù)變量數(shù)據(jù)，刷新完成后將輸入數(shù)據(jù)搬運(yùn)到內(nèi)部存儲(chǔ)器當(dāng)中；(3)執(zhí)行算法組態(tài)代碼，算法模塊庫包含浮點(diǎn)計(jì)算器；(4)刷新輸出數(shù)據(jù)，將輸出數(shù)據(jù)從內(nèi)部存儲(chǔ)器搬運(yùn)到雙口RAM內(nèi)；(5)計(jì)算輸出數(shù)據(jù)的CRC，將CRC值寫入雙口RAM內(nèi)。本發(fā)明的顯著效果在于采用FPGA芯片實(shí)現(xiàn)算法組態(tài)功能，運(yùn)算速度快、運(yùn)行可靠性高。

技術(shù)研發(fā)人員：王嵚峰;王冬
受保護(hù)的技術(shù)使用者：中核控制系統(tǒng)工程有限公司
文檔號(hào)碼：201611186502
技術(shù)研發(fā)日：2016.12.20
技術(shù)公布日：2017.06.09