技術(shù)總結(jié)
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及一種統(tǒng)一染色器陣列多warp取指電路及方法。其中電路包括warp調(diào)度單元(1)、取指信息fifo(2)、外部的icache(3)及至少2個(gè)warp的pc地址計(jì)算單元(4)；每個(gè)pc地址計(jì)算單元對(duì)應(yīng)1個(gè)warp。本發(fā)明能夠?qū)崿F(xiàn)多個(gè)warp取指令的過(guò)程，有效的隱藏存儲(chǔ)器延遲，以提高統(tǒng)一染色器陣列的吞吐量。

技術(shù)研發(fā)人員：魏艷艷;田澤;牛少平;任向隆;王宣明;韓一鵬
受保護(hù)的技術(shù)使用者：中國(guó)航空工業(yè)集團(tuán)公司西安航空計(jì)算技術(shù)研究所
文檔號(hào)碼：201611139580
技術(shù)研發(fā)日：2016.12.12
技術(shù)公布日：2017.05.24