本發(fā)明屬于集成電路領(lǐng)域，尤其是涉及一種降低Soc系統(tǒng)單拍峰值功耗的方法及裝置。

背景技術(shù)：

集成度和時鐘頻率的大幅度提高，這二方面的同時發(fā)展導(dǎo)致集成電路的功耗越來越大，使得集成電路的功耗問題日益突出。系統(tǒng)的設(shè)計與普通集成電路不同，不是使用晶體管來搭建，而是使用來搭建系統(tǒng)。集成密度的提高也使系統(tǒng)集成的數(shù)以摩爾定律的速度增加，帶來的不僅僅是復(fù)雜度的提高，更是功耗的增加和功耗密度的飛漲。

在Soc系統(tǒng)中，Cpu和Rom的訪問率大約占系統(tǒng)整體訪問率的80％～99％，這兩部分所消耗的功耗，也是系統(tǒng)功耗的主要組成部分。對于Cpu和Rom在同一個時鐘沿工作時，由于Cpu和Rom內(nèi)部電路在同一個時鐘沿翻轉(zhuǎn)，很容易在當前時鐘沿產(chǎn)生單拍的峰值功耗。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種降低Soc系統(tǒng)單拍峰值功耗的方法，同時還提供一種降低Soc系統(tǒng)單拍峰值功耗的裝置。

本發(fā)明的目的可以通過以下技術(shù)方案來實現(xiàn)：一種降低Soc系統(tǒng)單拍峰值功耗的方法，包括以下步驟：

S1、判斷時鐘分頻器的分頻是否為1，如果是，則執(zhí)行步驟S2，否則，執(zhí)行步驟S3；

S2、將所述時鐘分頻器的輸出時鐘作為CPU和ROM的工作時鐘；

S3、將所述時鐘分頻器的輸出時鐘反相，使得CPU和ROM工作在不同的時鐘沿，同時不會影響SOC系統(tǒng)的工作效率和時序路徑。

所述步驟S3具體為：將所述時鐘分頻器的輸出時鐘作為CPU的工作時鐘，將所述時鐘分頻器的輸出時鐘反相后作為ROM的工作時鐘。

所述步驟S3具體為：將所述時鐘分頻器的輸出時鐘作為ROM的工作時鐘，將所述時鐘分頻器的輸出時鐘反相后作為CPU的工作時鐘。

基于同一構(gòu)思，本發(fā)明還提供一種降低Soc系統(tǒng)單拍峰值功耗的裝置，所述Soc系統(tǒng)包括時鐘分頻器、CPU以及ROM，所述時鐘分頻器的輸出端連接CPU，該裝置包括：

反相器，所述反相器的輸入端與所述時鐘分頻器的輸出端連接，用于將所述時鐘分頻器的輸出時鐘反相，

選擇器，所述選擇器至少包括兩個輸入端，兩個所述輸入端分別連接所述反相器的輸出端和所述時鐘分頻器的輸出端，所述選擇器的輸出端連接ROM，選擇器為二選一數(shù)據(jù)選擇器或四選一數(shù)據(jù)選擇器，

當所述時鐘分頻器的分頻信號不為1時，所述選擇器接通所述反相器，當所述時鐘分頻器的分頻信號為1時，所述選擇器接通所述時鐘分頻器。

基于同一構(gòu)思，本發(fā)明還提供一種降低Soc系統(tǒng)單拍峰值功耗的裝置，所述Soc系統(tǒng)包括時鐘分頻器、CPU以及ROM，所述時鐘分頻器的輸出端連接ROM，該裝置包括：

反相器，所述反相器的輸入端與所述時鐘分頻器的輸出端連接，用于將所述時鐘分頻器的輸出時鐘反相，

選擇器，所述選擇器至少包括兩個輸入端，兩個所述輸入端分別連接所述反相器的輸出端和所述時鐘分頻器的輸出端，所述選擇器的輸出端連接CPU，選擇器為二選一數(shù)據(jù)選擇器或四選一數(shù)據(jù)選擇器，

當所述時鐘分頻器的分頻信號不為1時，所述選擇器接通所述反相器，當所述時鐘分頻器的分頻信號為1時，所述選擇器接通所述時鐘分頻器。

與現(xiàn)有技術(shù)相比，本發(fā)明在系統(tǒng)中的Cpu處于分頻狀態(tài)時，通過將Rom的工作時鐘與Cpu的工作時鐘交叉錯峰，使Rom和Cpu工作在不同的時鐘沿，能降低30％～40％的系統(tǒng)單拍峰值功耗，同時又不影響系統(tǒng)的工作效率和時序路徑。

附圖說明

圖1是時鐘分頻器、反相器與選擇器之間的連接關(guān)系示意圖；

圖2是本發(fā)明中時鐘相位關(guān)系圖；

圖3是本時鐘分頻器、反相器與選擇器之間的連接關(guān)系示意圖。

具體實施方式

下面對本發(fā)明的實施例作詳細說明，本實施例在以本發(fā)明技術(shù)方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發(fā)明的保護范圍不限于下述的實施例。

本發(fā)明提供的一種降低Soc系統(tǒng)單拍峰值功耗的方法，包括以下步驟：

S1、判斷時鐘分頻器的分頻是否為1，如果是，則執(zhí)行步驟S2，否則，執(zhí)行步驟S3；

S2、將時鐘分頻器的輸出時鐘作為CPU和ROM的工作時鐘；

S3、將時鐘分頻器的輸出時鐘反相，使得CPU和ROM工作在不同的時鐘沿，同時不會影響SOC系統(tǒng)的工作效率和時序路徑。

進一步的，步驟S3具體為：將時鐘分頻器的輸出時鐘作為CPU的工作時鐘，將時鐘分頻器的輸出時鐘反相后作為ROM的工作時鐘。

步驟S3還可以有另一種實現(xiàn)方式：將時鐘分頻器的輸出時鐘作為ROM的工作時鐘，將時鐘分頻器的輸出時鐘反相后作為CPU的工作時鐘。

基于同一構(gòu)思，如圖1所示，本發(fā)明還提供一種降低Soc系統(tǒng)單拍峰值功耗的裝置，Soc系統(tǒng)包括時鐘分頻器、CPU以及ROM，時鐘分頻器的輸出端連接CPU，該裝置包括反相器和選擇器，反相器的輸入端與時鐘分頻器的輸出端連接，用于將時鐘分頻器的輸出時鐘反相，選擇器包括兩個輸入端，分別連接反相器的輸出端和時鐘分頻器的輸出端，選擇器的輸出端連接ROM，

具體的，選擇器可為二選一數(shù)據(jù)選擇器，也可為四選一數(shù)據(jù)選擇器，或者其他類型的選擇器，本發(fā)明不作限制，當然，四選一數(shù)據(jù)選擇器或者更多輸入端的選擇器，其閑置的輸入端在當前使用的輸入端故障時可作為備用。

工作時，時鐘分頻器將源時鐘ClkSrc分頻，產(chǎn)生ClkCpu供給系統(tǒng)Cpu使用。反相器將ClkCpu反相，產(chǎn)生ClkInv。選擇器在分頻器分頻為1時，選擇ClkCpu作為Rom的工作時鐘；在分頻器分頻不為1時，選擇ClkInv作為Rom的工作時鐘。這樣，在分頻器分頻為1時，Rom與Cpu工作在同一個時鐘沿；當分頻器分頻不為1時，如圖2所示，Rom與Cpu工作時鐘錯峰，工作在不同的時鐘沿。

基于同一構(gòu)思，如圖3所示，本發(fā)明還提供另一種降低Soc系統(tǒng)單拍峰值功耗的裝置，包括：

反相器，反相器的輸入端與時鐘分頻器的輸出端連接，用于將時鐘分頻器的輸出時鐘反相，

選擇器，選擇器至少包括兩個輸入端，兩個輸入端分別連接反相器的輸出端和時鐘分頻器的輸出端，選擇器的輸出端連接CPU，選擇器為二選一數(shù)據(jù)選擇器或四選一數(shù)據(jù)選擇器，

當時鐘分頻器的分頻信號不為1時，選擇器接通反相器，當時鐘分頻器的分頻信號為1時，與圖1的區(qū)別，僅僅是將反相器與選擇器加在Cpu時鐘上。其原理與圖1的原理相同，在此不再贅述。

本發(fā)明在系統(tǒng)中的Cpu處于分頻狀態(tài)時，通過將Rom的工作時鐘與Cpu的工作時鐘交叉錯峰，使Rom和Cpu工作在不同的時鐘沿，降低了系統(tǒng)的單拍峰值功耗，同時又不影響系統(tǒng)的工作效率和時序路徑。