技術(shù)總結(jié)
本發(fā)明涉及集成電路可信任性檢測(cè)技術(shù)領(lǐng)域，為有效的移除電路中的低活性節(jié)點(diǎn)，提高電路的激活度，極大的縮短低活性節(jié)點(diǎn)的激活時(shí)間，在一定程度上減小硬件木馬檢測(cè)過(guò)程中硬件木馬的激活時(shí)間的隨機(jī)性和不確定性。另外，可以結(jié)合旁路信號(hào)分析方法或者邏輯測(cè)試方法，大大縮短硬件木馬的激活時(shí)間，可以有效的提高硬件木馬檢出率。本發(fā)明采用的技術(shù)方案是，有效提高硬件木馬激活概率的方法，步驟如下：步驟1：隨機(jī)測(cè)試向量的產(chǎn)生與激勵(lì)電路；步驟2：統(tǒng)計(jì)電路的各節(jié)點(diǎn)的翻轉(zhuǎn)信息；步驟3：設(shè)置臨界概率閾值；步驟4：確定植入節(jié)點(diǎn)位置；步驟5：綜合電路、檢測(cè)。本發(fā)明主要應(yīng)用于集成電路可信任性檢測(cè)場(chǎng)合。

技術(shù)研發(fā)人員：趙毅強(qiáng);劉燕江;何家驥;劉阿強(qiáng)
受保護(hù)的技術(shù)使用者：天津大學(xué)
文檔號(hào)碼：201611032635
技術(shù)研發(fā)日：2016.11.15
技術(shù)公布日：2017.05.31