本發(fā)明屬于服務(wù)器電源控制技術(shù)領(lǐng)域，具體涉及一種服務(wù)器電源控制結(jié)構(gòu)。

背景技術(shù)：

現(xiàn)有技術(shù)中，服務(wù)器主要利用BMC的監(jiān)控管理系統(tǒng)實(shí)現(xiàn)對電源的控制。該技術(shù)主要針對負(fù)載、環(huán)境狀況和整個系統(tǒng)利用率的變化，通過監(jiān)控管理程序或者操作系統(tǒng)的指令集，調(diào)整CPU、PSU等核心部件的工作狀態(tài)以保證設(shè)備的穩(wěn)定性，由于該方案根據(jù)監(jiān)控管理程序或者操作系統(tǒng)的指令集實(shí)現(xiàn)對電源的控制，對電源功耗的調(diào)整具有延遲性、且精度低，無法實(shí)現(xiàn)實(shí)時、精確地調(diào)整電源功耗。

當(dāng)負(fù)載過大或者冗余的PSU發(fā)生故障時，CPU無法迅速處理因冗余PSU故障或突發(fā)的功耗增加造成的過流事故。此為現(xiàn)有技術(shù)的不足之處。

因此，針對現(xiàn)有技術(shù)中的上述缺陷，提供設(shè)計一種服務(wù)器電源控制結(jié)構(gòu)，以解決上述技術(shù)問題，是非常有必要的。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，針對上述現(xiàn)有技術(shù)存在的缺陷，提供設(shè)計一種服務(wù)器電源控制結(jié)構(gòu)，以解決上述技術(shù)問題。

為實(shí)現(xiàn)上述目的，本發(fā)明給出以下技術(shù)方案：

一種服務(wù)器電源控制結(jié)構(gòu)，它包括兩個PSU電源模塊，一個與門；其特征在于：兩個PSU電源模塊的PGOOD腳連接與門的兩個輸入端，與門的輸出端連接CPU單元；

所述的CPU單元內(nèi)設(shè)置有片上控制器模塊，所述的片上控制器模塊包括一個帶16KB指令緩沖和16KB數(shù)據(jù)緩存的嵌入式處理器，以及一個512KB的SRAM，所述的片上控制器模塊通過系統(tǒng)總線連接緩沖存儲器，還通過系統(tǒng)總線連接CPU內(nèi)核。

優(yōu)選地，所述的片上控制器模塊內(nèi)集成有Firmware，協(xié)助CPU單元控制電壓以及處理性能。

優(yōu)選地，當(dāng)兩個PSU電源模塊的PGOOD腳均輸出高電平時，與門輸出高電平至CPU單元，表示兩個PSU電源模塊均正常工作，CPU讀取信號后仍保持原工作狀態(tài)。

優(yōu)選地，當(dāng)兩個PSU電源模塊的PGOOD腳中的任意一個輸出低電平，或者均輸出低電平時，與門輸出低電平至CPU單元，表示PSU電源模塊中的一個或者兩個均出現(xiàn)故障，CPU單元讀取到該信號后會觸發(fā)內(nèi)部的片上控制器模塊在10ms內(nèi)強(qiáng)制使CPU單元和緩沖存儲器降低工作頻率，同時PSU電源模塊會提升自身以保證系統(tǒng)穩(wěn)定性。

本發(fā)明的有益效果在于，通過采用本技術(shù)方案，能夠?qū)崟r、精確地調(diào)整電源功耗，有利于提高服務(wù)器系統(tǒng)的穩(wěn)定性；并且CPU能夠迅速處理因冗余PSU故障或突發(fā)的功耗增加造成的過流事故。此外，本發(fā)明設(shè)計原理可靠，結(jié)構(gòu)簡單，具有非常廣泛的應(yīng)用前景。

由此可見，本發(fā)明與現(xiàn)有技術(shù)相比，具有突出的實(shí)質(zhì)性特點(diǎn)和顯著地進(jìn)步，其實(shí)施的有益效果也是顯而易見的。

附圖說明

圖1是本發(fā)明提供的一種服務(wù)器電源控制結(jié)構(gòu)的系統(tǒng)框圖。

圖2是CPU單元與片上控制器模塊的硬件框圖。

其中，1-CPU單元，2-片上控制器模塊，3-SRAM，4-嵌入式處理器，5-系統(tǒng)總線，6-緩沖存儲器，7-PSU電源模塊，8-與門，9-CPU內(nèi)核。

具體實(shí)施方式

下面結(jié)合附圖并通過具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)闡述，以下實(shí)施例是對本發(fā)明的解釋，而本發(fā)明并不局限于以下實(shí)施方式。

如圖1和2所示，本發(fā)明提供的一種服務(wù)器電源控制結(jié)構(gòu)，它包括兩個PSU電源模塊7，一個與門8；兩個PSU電源模塊7的PGOOD腳連接與門8的兩個輸入端，與門的輸出端連接CPU單元1；

所述的CPU單元1內(nèi)設(shè)置有片上控制器模塊2，所述的片上控制器模塊2包括一個帶16KB指令緩沖和16KB數(shù)據(jù)緩存的嵌入式處理器4，以及一個512KB的SRAM 3，所述的片上控制器模塊2通過系統(tǒng)總線5連接緩沖存儲器6，還通過系統(tǒng)總線連接CPU內(nèi)核9。

本實(shí)施例中，所述的片上控制器模塊內(nèi)集成有Firmware，協(xié)助CPU單元控制電壓以及處理性能。

當(dāng)兩個PSU電源模塊7的PGOOD腳均輸出高電平時，與門輸出高電平至CPU單元，表示兩個PSU電源模塊均正常工作，CPU讀取信號后仍保持原工作狀態(tài)。

當(dāng)兩個PSU電源模塊的PGOOD腳中的任意一個輸出低電平，與門輸出低電平至CPU單元，表示PSU電源模塊中的一個出現(xiàn)故障（對應(yīng)PGOOD為腳低電平），CPU單元讀取到該信號后會觸發(fā)內(nèi)部的片上控制器模塊在10ms內(nèi)強(qiáng)制使CPU單元和緩沖存儲器降低工作頻率，同時PSU電源模塊會提升自身以保證系統(tǒng)穩(wěn)定性。

當(dāng)兩個PSU電源模塊的PGOOD腳均輸出低電平時，與門輸出低電平至CPU單元，表示兩個PSU電源模塊均出現(xiàn)故障，CPU單元讀取到該信號后會觸發(fā)內(nèi)部的片上控制器模塊在10ms內(nèi)強(qiáng)制使CPU單元和緩沖存儲器降低工作頻率，同時PSU電源模塊會提升自身以保證系統(tǒng)穩(wěn)定性。

以上公開的僅為本發(fā)明的優(yōu)選實(shí)施方式，但本發(fā)明并非局限于此，任何本領(lǐng)域的技術(shù)人員能思之的沒有創(chuàng)造性的變化，以及在不脫離本發(fā)明原理前提下所作的若干改進(jìn)和潤飾，都應(yīng)落在本發(fā)明的保護(hù)范圍內(nèi)。