本發(fā)明涉及嵌入式系統(tǒng)互連設計驗證技術領域，特別涉及一種生成功能驗證中RapidIO二層協(xié)議解析模型的方法。

背景技術：

目前，電子信息技術產業(yè)發(fā)展迅速，傳統(tǒng)總線協(xié)議已經成為整個電子系統(tǒng)的性能提升的瓶頸。RapidIO是由Motorola和Mercury等公司率先倡導的一種高性能、低引腳數(shù)、基于數(shù)據包交換的互連體系結構，是為滿足和未來高性能嵌入式系統(tǒng)需求而設計的一種開放式互連技術標準。RapidIO主要應用于嵌入式系統(tǒng)內部互連，支持芯片到芯片、板到板間的通訊，可作為嵌入式設備的背板（Backplane）連接。

使用新型驗證方法學搭建驗證平臺需要根據設計規(guī)范設計被測模塊的功能模型。用戶在使用RapidIO進行設計時往往需要根據自己的應用情況，在標準RapidIO協(xié)議中封裝設計二層協(xié)議。

當用戶根據一個RapidIO二層協(xié)議完成設計和對應的驗證平臺后，如果發(fā)現(xiàn)問題或者需要修改該二層協(xié)議，驗證平臺中的RapidIO二層協(xié)議解析模塊就需要完全重寫，不利于驗證平臺的重用和提高驗證效率。

技術實現(xiàn)要素：

為了解決現(xiàn)有技術的問題，本發(fā)明提供了一種生成功能驗證中RAPIDIO二層協(xié)議解析模型的方法，其將RapidIO二層協(xié)議解析模型的設計和搭建獨立于各項目驗證平臺的搭建工作， 使用通用的RapidIO二層協(xié)議解析模型生成腳本，根據需要，方便的完成該解析模型的搭建。

本發(fā)明所采用的技術方案如下：

一種生成功能驗證中RapidIO二層協(xié)議解析模型的方法，包括以下步驟：

A、建立標準RapidIO協(xié)議解析模型，預留解析數(shù)據輸出接口，所述的標準RapidIO協(xié)議解析模型用來接收驗證平臺中RapidIO接口得到的數(shù)據包并解析，將解析后得到的RapidIO數(shù)據包中的payload字段通過預留解析數(shù)據輸出接口發(fā)送給所述的標準RapidIO協(xié)議解析模型；

B、編寫RapidIO二層協(xié)議解析模型生成腳本，使用所述的腳本可以根據不同的二層協(xié)議生成對應的二層協(xié)議解析模型。

方法還包括步驟：

C、完成RapidIO二層協(xié)議解析模型的生成后，自行搭建仿真平臺對該解析模型進行測試，以驗證該模型是否符合設計規(guī)范；

D、將通過驗證的RapidIO二層協(xié)議解析模型在驗證平臺中進行集成，實例化RapidIO二層協(xié)議解析模型并與其它驗證組件進行連接。

步驟B具體包括以下：

B1、用戶根據規(guī)定的格式，編寫RapidIO二層協(xié)議格式說明文件；

B2、讀取所述的RapidIO二層協(xié)議格式說明文件，將讀入信息按所使用腳本語言分別存入相應的數(shù)據結構；

B3、根據數(shù)據結構中保存的RapidIO二層協(xié)議格式，生成相應大小的verilog數(shù)組代碼，命名為對應的名字，分別存入各自的緩沖FIFO中，通過解析模型數(shù)據輸出接口，準備發(fā)送給驗證平臺下一級。

本發(fā)明提供的技術方案帶來的有益效果是：

本發(fā)明提出了一種新穎而實用的搭建用于功能驗證的RapidIO二層協(xié)議解析模型的方法，通過使用腳本語言，實現(xiàn)了通過RapidIO二層協(xié)議格式說明文件完成驗證模型的搭建，快速而高效。該方法實施方便，流程簡單，高效穩(wěn)定，可以大幅縮短為功能驗證平臺搭建RapidIO二層協(xié)議解析模型的開發(fā)時間，該方法具有高度的自動化、通用和可重用特點，可以大幅提高功能驗證效率。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合具體實施方式作進一步地詳細描述。

實施例一

本實施例的一種生成功能驗證中RapidIO二層協(xié)議解析模型的方法，包括以下步驟：

首先，建立標準RapidIO協(xié)議解析模型，預留解析數(shù)據輸出接口，該模型主要用來接收驗證平臺中RapidIO接口得到的數(shù)據包并解析，將解析后得到的RapidIO數(shù)據包中的payload字段通過預留解析數(shù)據輸出接口發(fā)送給RapidIO二層協(xié)議解析模型。

然后，編寫RapidIO二層協(xié)議解析模型生成腳本，使用該腳本可以根據不同的二層協(xié)議生成對應的二層協(xié)議解析模型。該腳本的工作流程如下：

用戶根據規(guī)定的格式，編寫RapidIO二層協(xié)議格式說明文件，如payload字段中第0bit-7bit代表二層協(xié)議中的地址，第8bit-15bit代表二層協(xié)議中的數(shù)據等；

讀取前面編寫的當前需要的RapidIO二層協(xié)議格式說明文件，將讀入信息按所使用腳本語言分別存入相應的數(shù)據結構，如數(shù)組、字符串和結構體等；

根據數(shù)據結構中保存的RapidIO二層協(xié)議格式，如地址及數(shù)據的寬度、字段等信息，生成相應大小的verilog數(shù)組代碼，命名為對應的名字，分別存入各自的緩沖FIFO中，通過解析模型數(shù)據輸出接口，準備發(fā)送給驗證平臺下一級。至此，RapidIO二層協(xié)議解析模型生成完畢。

編寫該腳本可以使用多種腳本語言，如Perl、shell、tcl、Python等，包括但不限于以上腳本語言。

完成RapidIO二層協(xié)議解析模型的生成后，可以自行搭建仿真平臺對該解析模型進行測試，以驗證該模型是否符合設計規(guī)范。

最后，將通過驗證的RapidIO二層協(xié)議解析模型在驗證平臺中進行集成，實例化RapidIO二層協(xié)議解析模型并與其它驗證組件進行連接。至此，完成RapidIO二層協(xié)議解析模型的生成，開始使用該模型進行當前設計的仿真驗證。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。