1.一種可切換高低速端口的FPGA板卡，該FPGA板卡包括設(shè)置有第一高速收發(fā)器端口、第二高速收發(fā)器端口以及控制端口的FPGA芯片、用于為所述FPGA芯片供電的電源、與所述第一高速收發(fā)器端口連接的第一HS收發(fā)連接器、與所述第二高速收發(fā)器端口連接的第二HS收發(fā)連接器、與所述電源連接的HS電源連接器，與所述控制端口連接的HS控制連接器，其特征在于，所述FPGA板卡還包括：
第一IO端口以及與所述第一IO端口連接的第一LS收發(fā)連接器，所述第一LS收發(fā)連接器與所述第一HS收發(fā)連接器間的信號定義相同；
第二IO端口以及與所述第二IO端口連接的第二LS收發(fā)連接器，所述第二LS收發(fā)連接器與所述第二HS收發(fā)連接器間的信號定義相同；
與所述電源連接的LS電源連接器，所述LS電源連接器與所述HS電源連接器間信號定義相同；
用于切換控制信號的CPLD以及與所述CPLD的第二輸入端連接的LS控制連接器，所述CPLD的輸出端與所述控制端口連接，所述CPLD的第一輸入端與所述HS控制連接器連接，所述LS控制連接器與所述HS控制連接器間的信號定義相同；
所述LS電源連接器、第一LS收發(fā)連接器、第二LS收發(fā)連接器以及LS控制連接器分別一一對應(yīng)地位于所述HS電源連接器、第一HS收發(fā)連接器、第二HS收發(fā)連接器以及HS控制連接器的同一側(cè)且間隔相同的距離。
2.如權(quán)利要求1所述的可切換高低速端口的FPGA板卡，其特征在于，所述FPGA芯片為10AX115系列的FPGA芯片。
3.如權(quán)利要求2所述的可切換高低速端口的FPGA板卡，其特征在于，所述FPGA芯片中的高速收發(fā)器支持的帶寬范圍為1GT/s-17.4GT/s。
4.如權(quán)利要求1所述的可切換高低速端口的FPGA板卡，其特征在于，所述第一IO端口和所述第二IO端口以差分對的形式傳輸信號。
5.一種服務(wù)器，包括設(shè)置有電源連接器、第一收發(fā)連接器、第二收發(fā)連接器以及控制收發(fā)器的背板、總線以及CPU，所述背板通過所述總線與所述CPU進(jìn)行數(shù)據(jù)傳輸，其特征在于，還包括如權(quán)利要求1-4任一項(xiàng)所述的可切換高低速端口的FPGA板卡。
6.如權(quán)利要求5所述的服務(wù)器，其特征在于，所述總線為UPI總線。