本發(fā)明涉及生物醫(yī)學(xué)工程技術(shù)，特別是一種結(jié)合有限元分析的刺激下丘腦動態(tài)特性實(shí)時仿真平臺。

背景技術(shù)：

帕金森病是一種由中樞神經(jīng)系統(tǒng)功能退化引起的退行性神經(jīng)系統(tǒng)疾病，會導(dǎo)致患者肌肉僵硬、震顫、運(yùn)動徐緩，甚至喪失運(yùn)動能力。帕金森狀態(tài)主要源自于基底核-丘腦-皮層回路中丘腦神經(jīng)元無法準(zhǔn)確的中繼大腦皮層興奮性信息。研究發(fā)現(xiàn)，人腦中基底核區(qū)域主要包含丘腦底核(Subthalamic nucleus,STN)、蒼白球外側(cè)(Globus Pallidus externa,GPe)和蒼白球內(nèi)側(cè)(Globus Pallidus,GPi)三部分。因而建立STN，GPe，GPi和TC核團(tuán)之間的神經(jīng)網(wǎng)絡(luò)模型是研究帕金森狀態(tài)的關(guān)鍵環(huán)節(jié)。80年代末期，深部腦刺激(Deep Brain Stimulation,DBS)應(yīng)用于臨床治療帕金森疾病并取得了良好的效果，尤其是基底核-丘腦DBS已經(jīng)成為治療中晚期帕金森的首選治療方法。因此應(yīng)用DBS控制BG-TC神經(jīng)元網(wǎng)絡(luò)的異常放電模式具有重要的研究價值。

有限元方法以變分理論為基礎(chǔ)，將由大腦和線圈組成的求解域看成是由許多稱為有限元的小的互連子域組成，對每一單元假定一個合適的(較簡單的)近似解，然后推導(dǎo)求解域總的滿足條件(如結(jié)構(gòu)的平衡條件)，利用計(jì)算機(jī)求解矩陣即可得出最終的解析解。所以在求解之前必須將頭模型和線圈離散化(有限元剖分)，近似為具有不同有限大小和形狀且彼此相連的有限個單元組成的離散域。

生物實(shí)驗(yàn)由于其高昂的成本以及倫理道德的約束而存在一定的局限性；計(jì)算機(jī)軟件仿真工作繁瑣計(jì)算速度慢、缺乏實(shí)時性，而針對某一種特定神經(jīng)元構(gòu)建的模擬電路，實(shí)驗(yàn)可擴(kuò)展性和靈活性都有局限，不易于仿真工作的操作和開展。因此帕金森狀態(tài)下基底核DBS刺激實(shí)時仿真的高性能硬件實(shí)現(xiàn)，是一個全新的研究方向。

現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)技術(shù)是專用集成電路(ASIC)領(lǐng)域中的一種半定制電路技術(shù)，其解決了定制電路的不足以及以往可編程器件門電路數(shù)有限的問題，在以生物神經(jīng)系統(tǒng)為對象的計(jì)算神經(jīng)科學(xué)領(lǐng)域逐漸受到青睞。相對于模擬電路平臺開發(fā)周期長等缺點(diǎn)，F(xiàn)PGA因其集成度高、體積小、并行計(jì)算、可重復(fù)配置、編程靈活、可靠性好、低功耗等優(yōu)點(diǎn)使其能夠?qū)崿F(xiàn)真實(shí)時間尺度下神經(jīng)元電生理活動仿真和特性分析。應(yīng)用能夠并行運(yùn)算的FPGA，可以完成真實(shí)時間尺度下神經(jīng)元網(wǎng)絡(luò)同步活動仿真和特性分析，提高運(yùn)算效率，在神經(jīng)元特性研究、同步現(xiàn)象機(jī)制、仿生學(xué)、智能系統(tǒng)等方面有著重要的應(yīng)用價值。

現(xiàn)有的技術(shù)還處于基礎(chǔ)階段，因此仍存在以下缺點(diǎn)：尚無專用的結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激實(shí)時仿真平臺；運(yùn)用FPGA實(shí)現(xiàn)的硬件仿真神經(jīng)元網(wǎng)絡(luò)模型規(guī)模較小，規(guī)模不可變，網(wǎng)絡(luò)連接柔性差；人機(jī)界面尚未完善，無法進(jìn)行實(shí)時的控制操作與數(shù)據(jù)分析，因此對神經(jīng)元網(wǎng)絡(luò)動態(tài)響應(yīng)特性的FPGA仿真分析比較困難。

技術(shù)實(shí)現(xiàn)要素：

針對上述技術(shù)中存在的不足，本發(fā)明的目的是提供一種結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激實(shí)時仿真平臺，使研究人員可以靈活便捷的完成結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激的相關(guān)仿真操作，通過人機(jī)操作界面進(jìn)行放電觀測與進(jìn)一步理論分析，為研究神經(jīng)元網(wǎng)絡(luò)的同步現(xiàn)象提供重要理論依據(jù)。

為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是提供一種結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激實(shí)時仿真平臺，其中：該仿真平臺包括有相互連接的FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器和電場有限元分析單元，所述FPGA神經(jīng)元網(wǎng)絡(luò)計(jì)算處理器包括有FPGA芯片、片外存儲器陣列、USB通訊模塊、底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型；電場有限元分析單元包含人機(jī)操作界面與有限元分析軟件，通過配置計(jì)算機(jī)進(jìn)行操作，人機(jī)操作界面通過VB編程實(shí)現(xiàn)，并通過USB通訊模塊與FPGA芯片進(jìn)行通訊。

所述基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型由VHDL語言編程實(shí)現(xiàn)，并編譯下載到FPGA芯片中，電場有限元分析單元由人機(jī)操作界面輸入的信號通過USB通訊模塊傳到FPGA芯片中，實(shí)現(xiàn)對FPGA計(jì)算模塊參數(shù)的配置與計(jì)算的控制，經(jīng)基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型計(jì)算產(chǎn)生的網(wǎng)絡(luò)動態(tài)特性信息通過USB通訊模塊傳輸?shù)饺藱C(jī)操作界面中，進(jìn)行網(wǎng)絡(luò)特性顯示與數(shù)據(jù)分析處理操作。

本發(fā)明的效果是該實(shí)驗(yàn)平臺實(shí)現(xiàn)了復(fù)雜的基底核網(wǎng)絡(luò)建模，設(shè)計(jì)了兼具可視化與可操作性的人機(jī)界面，提高了系統(tǒng)的靈活性和可操作性，能夠在時間尺度內(nèi)對與生物神經(jīng)元數(shù)學(xué)模型進(jìn)行仿真；同時，該實(shí)驗(yàn)平臺為研究電場作用下神經(jīng)元網(wǎng)絡(luò)的同步現(xiàn)象提供了真實(shí)時間尺度內(nèi)的可視化實(shí)驗(yàn)平臺，對理解神經(jīng)信息處理的重要機(jī)制研究有重要的實(shí)用價值?；诟咚俨⑿杏?jì)算的FPGA神經(jīng)元功能特性仿真是一種無動物實(shí)驗(yàn)的方法，其實(shí)驗(yàn)平臺的應(yīng)用研究在世界范圍內(nèi)屬于一項(xiàng)前沿的科技領(lǐng)域。

本實(shí)時仿真平臺提出了柔性神經(jīng)元網(wǎng)絡(luò)同步現(xiàn)象高速實(shí)驗(yàn)平臺，具有以下幾點(diǎn)優(yōu)勢：1、所設(shè)計(jì)的硬件仿真模型能夠在時間尺度上保持與真實(shí)生物神經(jīng)元的一致性，其中芯片最大工作頻率為200MHz，并行運(yùn)算保證膜電位輸出頻率在1毫秒之內(nèi)，滿足真實(shí)神經(jīng)元時間尺度要求，為神經(jīng)元網(wǎng)絡(luò)同步現(xiàn)象的研究提供了更加快速、便攜的硬件實(shí)驗(yàn)平臺；2、本平臺中神經(jīng)元網(wǎng)絡(luò)規(guī)模、神經(jīng)元模型參數(shù)等都可以通過上位機(jī)軟件界面配置，完成了利用計(jì)算機(jī)用戶操作界面配置實(shí)驗(yàn)設(shè)備的各種特性；3、人機(jī)操作界面可以實(shí)時觀測神經(jīng)元放電狀態(tài)與網(wǎng)絡(luò)活動的動態(tài)特性，并可以定量測得信號的幅值與能量，同時進(jìn)行神經(jīng)元網(wǎng)絡(luò)同步特性分析，數(shù)據(jù)存儲功能便于后續(xù)數(shù)據(jù)的分析工作，為神經(jīng)元網(wǎng)絡(luò)同步現(xiàn)象的研究提供了更好的可視化實(shí)驗(yàn)研究平臺。

附圖說明

圖1為本發(fā)明的實(shí)驗(yàn)平臺系統(tǒng)結(jié)構(gòu)示意圖；

圖2為本發(fā)明的神經(jīng)元流水線模型；

圖3為本發(fā)明的突觸電流計(jì)算模型；

圖4為本發(fā)明的人機(jī)操作操作界面示意圖。

圖中：

1.FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器 2.電場有限元分析單元

3.FPGA芯片 4.片外存儲器陣列 5.USB通訊模塊 6.基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型 7.人機(jī)操作界面 8.有限元分析軟件 9.網(wǎng)絡(luò)動態(tài)特性信息 10.TC神經(jīng)元模型計(jì)算模塊 11.STN神經(jīng)元模型計(jì)算模塊 12.GPi神經(jīng)元模型計(jì)算模塊 13.GPe神經(jīng)元模型計(jì)算模塊 14.參數(shù)輸入數(shù)據(jù) 15.突觸計(jì)算模塊 16.突觸后膜電位信號 17.突觸電流模塊 18.電場分布信息 19.人機(jī)操作界面控制信號 20.基底核動態(tài)特性信息 21.網(wǎng)絡(luò)場電勢信息 22 SDRAMⅠ 23.SDRAMⅡ 24.SDRAMШ 25.SDRAMⅣ 26.基底核有限元模型信息 27.神經(jīng)元流水線模型 28.突觸前膜電位信號 29.延時寄存器 30.積分時間常數(shù)模塊 31.網(wǎng)絡(luò)權(quán)重信息 32.突觸耦合強(qiáng)度 33.突觸變量信息 34.突觸寄存器 35.動態(tài)波形顯示窗口 36.仿真信息設(shè)置 37.界面基本操作框 38.實(shí)驗(yàn)參數(shù)信息設(shè)置

具體實(shí)施方式

結(jié)合附圖對本發(fā)明的結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激實(shí)時仿真平臺結(jié)構(gòu)加以說明。

本發(fā)明的結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激實(shí)時仿真平臺的設(shè)計(jì)思想是首先在FPGA芯片3上搭建并行計(jì)算的基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6；然后在FPGA3上獨(dú)立于神經(jīng)元網(wǎng)絡(luò)模型設(shè)計(jì)片外存儲器陣列4，用于網(wǎng)絡(luò)動態(tài)特性信息9的存儲與調(diào)用；USB通訊模塊5用于FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器1與電場有限元分析單元2之間的數(shù)據(jù)傳輸，依照人機(jī)操作界面7輸入指令對數(shù)據(jù)的傳輸與選擇進(jìn)行相應(yīng)基于人機(jī)操作界面控制信號19的控制操作；設(shè)計(jì)人機(jī)操作界面7，人機(jī)操作界面7通過設(shè)置參數(shù)并傳輸?shù)紽PGA芯片3，實(shí)現(xiàn)對仿真信息設(shè)置36、實(shí)驗(yàn)參數(shù)信息設(shè)置38的配置，同時可以把FPGA芯片3中網(wǎng)絡(luò)動態(tài)特性信息9上傳到電場有限元分析單元2中，在人機(jī)操作界面7的動態(tài)波形顯示窗口35中進(jìn)行放電動態(tài)波形的顯示。該實(shí)驗(yàn)平臺由相互連接的FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器1和電場有限元分析單元2組成。其中FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器1用來實(shí)現(xiàn)基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6；電場有限元分析單元2用來進(jìn)行DBS刺激下基底核-丘腦模型的電場有限元分析，并設(shè)計(jì)人機(jī)操作界面7通過USB通訊模塊5與FPGA芯片3進(jìn)行通訊。

所述基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6在FPGA中采用歐拉法離散化，并采用流水線技術(shù)搭建，使復(fù)雜的常微分方程并行計(jì)算。流水線思想本質(zhì)上利用延時寄存器29使數(shù)學(xué)模型分為幾個子運(yùn)算過程，在每個時鐘周期內(nèi)，每個子運(yùn)算過程可以同時進(jìn)行不同神經(jīng)集群、不同時刻的運(yùn)算，模型數(shù)據(jù)交叉在片外存儲器陣列4中保存，并隨時鐘而傳遞。在基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6中，不同模型參數(shù)會產(chǎn)生不同種類的放電模式，模型參數(shù)由人機(jī)操作界面7輸入，這樣便可實(shí)現(xiàn)獨(dú)立神經(jīng)元的參數(shù)調(diào)整與神經(jīng)元放電模式改變。計(jì)算過程中為提高網(wǎng)絡(luò)計(jì)算速度，采用模塊并行化方法，在片內(nèi)邏輯資源允許的條件下盡可能擴(kuò)展網(wǎng)絡(luò)規(guī)模。

所述突觸電流計(jì)算模塊15采用并行模塊方法，接收TC神經(jīng)元模型計(jì)算模塊10、STN神經(jīng)元模型計(jì)算模塊11、GPi神經(jīng)元模型計(jì)算模塊12、GPe神經(jīng)元模型計(jì)算模塊13得到的突觸前膜電位信號28，經(jīng)過并行的突觸電流模塊17的耦合計(jì)算產(chǎn)生突觸后膜電位信號16返回給基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6中，從而完成網(wǎng)絡(luò)內(nèi)各神經(jīng)元之間的耦合連接。

所述人機(jī)操作界面7的編寫采用VB語言開發(fā)實(shí)現(xiàn)，開發(fā)過程便捷直觀，是可視化、面向?qū)ο蟆⒂墒录?qū)動的高級程序設(shè)計(jì)語言，最終呈現(xiàn)在用戶面前的是與真實(shí)的實(shí)驗(yàn)儀器類似的操作界面，能實(shí)現(xiàn)實(shí)時的數(shù)據(jù)采集、波形顯示與數(shù)據(jù)分析處理。

本發(fā)明的結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激實(shí)時仿真平臺由相互連接的FPGA神經(jīng)元網(wǎng)絡(luò)計(jì)算處理器1和電場有限元分析單元2組成。其中FPGA神經(jīng)元網(wǎng)絡(luò)計(jì)算處理器1用來實(shí)現(xiàn)并行的基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6，電場有限元分析單元2用來設(shè)計(jì)人機(jī)操作界面7與有限元分析軟件8，并通過USB通訊模塊5實(shí)現(xiàn)與FPGA神經(jīng)元網(wǎng)絡(luò)計(jì)算處理器1的通訊。以下結(jié)合附圖加以詳細(xì)說明：

如圖1所示，對本發(fā)明的實(shí)時仿真平臺進(jìn)行設(shè)計(jì)，F(xiàn)PGA芯片3采用Altera公司生產(chǎn)的StratixШEP3SL150F1152C2N芯片，根據(jù)神經(jīng)元的數(shù)學(xué)模型，采用歐拉法離散化并搭建神經(jīng)元流水線模型27。電場有限元分析單元2與人機(jī)操作界面7輸入的信號通過USB通訊模塊5傳到FPGA芯片3中，實(shí)現(xiàn)對FPGA計(jì)算模塊參數(shù)的配置與計(jì)算的控制?；缀?丘腦神經(jīng)元網(wǎng)絡(luò)模型6計(jì)算產(chǎn)生的網(wǎng)絡(luò)動態(tài)特性信息9通過USB通訊模塊5傳輸?shù)饺藱C(jī)操作界面7中進(jìn)行網(wǎng)絡(luò)特性顯示與數(shù)據(jù)分析處理操作。

電場有限元分析單元2中的有限元分析軟件8用于建立基于醫(yī)學(xué)圖像的真實(shí)基底核有限元模型，并將基底核有限元模型信息26輸入到人機(jī)操作界面7中進(jìn)行顯示，同時產(chǎn)生電場分布信息18輸出到USB通訊模塊5中，輸出人機(jī)操作界面控制信號19到USB通訊模塊5中對FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器1進(jìn)行控制。

基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6由TC神經(jīng)元模型計(jì)算模塊10，STN神經(jīng)元模型計(jì)算模塊11，GPi神經(jīng)元模型計(jì)算模塊12，GPe神經(jīng)元模型計(jì)算模塊13與突觸計(jì)算模塊15組成，STN神經(jīng)元模型計(jì)算模塊11，GPi神經(jīng)元模型計(jì)算模塊12，GPe神經(jīng)元模型計(jì)算模塊13均由并行的神經(jīng)元流水線模型27實(shí)現(xiàn)，所有數(shù)據(jù)通路在統(tǒng)一時鐘下同步運(yùn)行，并且根據(jù)FPGA的結(jié)構(gòu)，通過QuartusⅡ軟件實(shí)現(xiàn)硬件描述語言的轉(zhuǎn)換。如圖2所示為神經(jīng)元流水線模型27，其主要由加法、乘法與移位寄存器組成，其接收參數(shù)輸入數(shù)據(jù)14，通過參數(shù)設(shè)置更改神經(jīng)元放電模式與狀態(tài)，同時接收突觸計(jì)算模塊15計(jì)算輸出的突觸后膜電位信號16，進(jìn)行包含積分時間常數(shù)模塊30的常微分方程計(jì)算，產(chǎn)生網(wǎng)絡(luò)動態(tài)特性信息9，輸出到USB通訊模塊5中。

突觸計(jì)算模塊15包含64個并行的突觸電流模塊17，從而實(shí)現(xiàn)突觸電流計(jì)算的并行化，提高神經(jīng)元網(wǎng)絡(luò)耦合的計(jì)算速度。如圖3所示為突觸電流模塊17的硬件實(shí)現(xiàn)結(jié)構(gòu)圖，其外部輸入信息包含突觸前膜電位信號28、網(wǎng)絡(luò)權(quán)重信息31與突觸耦合強(qiáng)度32，并包含有突觸寄存器34進(jìn)行對突觸變量信息33的存儲工作，主要由乘法實(shí)現(xiàn)對于突觸電流模型的計(jì)算任務(wù)，最終產(chǎn)生突觸后膜電位信號16。

片外存儲器陣列4包含分別對應(yīng)TC核團(tuán)、STN核團(tuán)、GPi核團(tuán)以及GPe核團(tuán)的同步動態(tài)隨機(jī)存儲器SDRAMⅠ22,SDRAMⅡ23,SDRAMШ24,SDRAMⅣ25，接收由基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6計(jì)算輸出的網(wǎng)絡(luò)場電勢信息21進(jìn)行存儲，并輸出突觸前膜電位信號28到突觸計(jì)算模塊15中進(jìn)行突觸電流計(jì)算操作。

USB通訊模塊5接收有限元分析軟件8分析計(jì)算得到的電場分布信息18以及人機(jī)操作界面7輸出的人機(jī)操作界面控制信號19，將基底核動態(tài)特性信息20輸入到人機(jī)操作界面7中進(jìn)行基底核網(wǎng)絡(luò)動態(tài)特性的在線顯示，從而實(shí)現(xiàn)和電場有限元分析單元2的數(shù)據(jù)交互。同時，USB通訊模塊5輸出參數(shù)輸入數(shù)據(jù)14到FPGA芯片3中進(jìn)行網(wǎng)絡(luò)參數(shù)的配置工作，并接收由FPGA芯片3產(chǎn)生的網(wǎng)絡(luò)動態(tài)特性信息9，從而完成與FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器的數(shù)據(jù)通訊工作。

有限元分析軟件8結(jié)合DBS刺激中真實(shí)頭建模要求，提出建立包括GPe、GPi、STN、TC四種核團(tuán)的基底核-丘腦神經(jīng)元網(wǎng)絡(luò)的真實(shí)生理模型。從MRI圖像中獲得四種核團(tuán)的組織并進(jìn)行三維重建。在此基礎(chǔ)上設(shè)定相應(yīng)的有限元網(wǎng)格剖分原則，結(jié)合DBS研究的實(shí)際需求，最終建立DBS應(yīng)用中真實(shí)基底核-丘腦網(wǎng)絡(luò)模型，并進(jìn)行相應(yīng)的有限元分析，產(chǎn)生電場分布信息18輸出到FPGA基底核-丘腦網(wǎng)絡(luò)計(jì)算處理器1中。

如圖4所示，人機(jī)操作界面7包含動態(tài)波形顯示窗口35、仿真信息設(shè)置36、界面基本操作框37以及實(shí)驗(yàn)參數(shù)信息設(shè)置38，在電場有限元分析單元2中運(yùn)用VB語言編程方式來設(shè)計(jì)人機(jī)操作界面7。FPGA芯片3通過USB通訊模塊5與人機(jī)操作界面7實(shí)現(xiàn)數(shù)據(jù)通信，人機(jī)操作界面7通過USB通訊模塊5接收從FPGA芯片3傳輸?shù)臄?shù)據(jù)；人機(jī)操作界面7設(shè)置參數(shù)通過USB通訊模塊5輸入數(shù)據(jù)到FPGA芯片3中，對基底核-丘腦神經(jīng)元網(wǎng)絡(luò)模型6進(jìn)行相應(yīng)參數(shù)配置。

結(jié)合有限元分析的帕金森狀態(tài)下基底核刺激實(shí)時仿真平臺由VHDL語言編寫基于模塊的離散的、固定步長的、定點(diǎn)數(shù)運(yùn)算的神經(jīng)元網(wǎng)絡(luò)模型，經(jīng)QUARTUSⅡ軟件編寫完整的運(yùn)算邏輯和程序結(jié)構(gòu)；編譯、分析綜合、布局布線，下載到FPGA芯片中運(yùn)行。經(jīng)USB上傳FPGA芯片運(yùn)算產(chǎn)生的基底核-丘腦網(wǎng)絡(luò)動態(tài)特性數(shù)據(jù)，在VB語言編寫的人機(jī)操作界面7對結(jié)合有限元分析的帕金森狀態(tài)下基底核DBS刺激進(jìn)行分析研究。