本發(fā)明涉及通訊
技術(shù)領(lǐng)域：
，特別涉及一種用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法。
背景技術(shù)：
：自20世紀(jì)60年代開(kāi)始，可重構(gòu)計(jì)算的概念開(kāi)始進(jìn)入了人們的視野，并且由美國(guó)加利福尼亞大學(xué)的GeraidEstrin研制出了原型系統(tǒng)?？芍貥?gòu)計(jì)算是為了彌補(bǔ)指令集通用處理器性能與ASIC靈活性的不足，獲取優(yōu)于通用處理器性能和高于ASICS靈活性的一種介于兩者之間的一種結(jié)構(gòu)。而可重構(gòu)系統(tǒng)就是基于可重構(gòu)計(jì)算結(jié)構(gòu)的一種體系架構(gòu)。依照可重構(gòu)系統(tǒng)的粒度劃分，可以將可重構(gòu)系統(tǒng)分為三種：細(xì)粒度、粗粒度與混合粒度。可重構(gòu)架構(gòu)的應(yīng)用最早開(kāi)始于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ieldProgrammableGateArrays)，隨著FPGA在工業(yè)領(lǐng)域中取得成功，可重構(gòu)計(jì)算結(jié)構(gòu)引起了人們的注意。FPGA是一種典型的細(xì)粒度體系架構(gòu)，其基本的處理單元是邏輯門(mén)，且由邏輯單元之間的互聯(lián)構(gòu)成整個(gè)互聯(lián)通路，應(yīng)用廣泛，靈活性高。然而FPGA也存在一些不足之處，首先在實(shí)現(xiàn)中由于其資源過(guò)于豐富，導(dǎo)致布線后面積和功耗增大，性能降低；其次，F(xiàn)PGA由于基本單元是門(mén)級(jí)單元，所以需要大量的配置數(shù)據(jù)，配置時(shí)間冗長(zhǎng)。為了克服其不足，粗粒度可重構(gòu)系統(tǒng)(CGRA)便應(yīng)運(yùn)而生。與FPGA相比，CGRA在靈活性與泛用性上存在一定的劣勢(shì)，但其運(yùn)算性能十分強(qiáng)大，十分適用于密集型算法；同時(shí)其需要的配置信息較FPGA要少，減少了大量的配置字傳輸與配置時(shí)間，有利于CGRA在處理過(guò)程中實(shí)現(xiàn)動(dòng)態(tài)配置。CGRA作為一種比較新穎的體系架構(gòu)，設(shè)計(jì)空間尤為巨大。由于設(shè)計(jì)空間困難，開(kāi)發(fā)時(shí)間緊張，故在系統(tǒng)開(kāi)發(fā)設(shè)計(jì)過(guò)程中，對(duì)于CGRA系統(tǒng)的硬件架構(gòu)、映射方法、功耗分析就顯得尤為重要。在設(shè)計(jì)階段，一般CGRA系統(tǒng)的映射結(jié)構(gòu)和硬件架構(gòu)可以在系統(tǒng)級(jí)決定，并分析其執(zhí)行效率與優(yōu)化空間；對(duì)于功耗來(lái)說(shuō)，常規(guī)的技術(shù)手段一般是從微電子工藝出發(fā)，通過(guò)可變的電壓頻率對(duì)系統(tǒng)降低功耗提供接口。但對(duì)于功耗優(yōu)化來(lái)說(shuō)，軟件優(yōu)化降耗則會(huì)有數(shù)量級(jí)的貢獻(xiàn)[5]。所以，如果在前期設(shè)計(jì)中的系統(tǒng)級(jí)就進(jìn)行功耗的建模及優(yōu)化，則可以在功耗優(yōu)化的基礎(chǔ)上降低設(shè)計(jì)成本、縮短產(chǎn)品上市時(shí)間。對(duì)于CGRA系統(tǒng)來(lái)說(shuō)，具體的體系結(jié)構(gòu)如圖1所示，其中功耗最大的部分則是粗粒度可重構(gòu)陣列部分，如圖2所示，為粗粒度可重構(gòu)系統(tǒng)平均功耗分布，可以看出，陣列部分的功耗占到了總功耗的40％以上，如果是8個(gè)PEA陣列，功耗將占到系統(tǒng)功耗的65％，所以功耗優(yōu)化最主要的部分就是對(duì)于可重構(gòu)陣列的優(yōu)化。綜合國(guó)內(nèi)和國(guó)外當(dāng)前的研究情況，當(dāng)前的系統(tǒng)級(jí)功耗模型主要有以下幾種：一、指令級(jí)功耗模型這種模型在商業(yè)處理器上比較常用，主要方法是利用實(shí)驗(yàn)的手段，通過(guò)測(cè)量各條指令以及指令對(duì)的執(zhí)行功耗而建立其功耗模型。該種功耗模型與以往的功耗模型不同的主要有以下兩點(diǎn)：1)該電路的黑盒模塊不是由完整的模塊構(gòu)建，而是由其中的部分功能單元構(gòu)成，舉例來(lái)說(shuō)，如果進(jìn)行ADD運(yùn)算，ALU的黑盒模塊就是一個(gè)加法器的運(yùn)算部分，該模塊的總功率由該部分的前輸入和當(dāng)前輸入決定。2)該模型的工作主要是模擬和分析程序序列，而不是為程序預(yù)測(cè)平均的功率?？梢钥闯?，該模型是一種簡(jiǎn)捷的在系統(tǒng)級(jí)進(jìn)行功耗仿真的一種模型，這種模型可以快速的分析出該程序的總功耗，并且由于系統(tǒng)的指令集較少，所以只需要一個(gè)很小的指令查找表就能完成功耗分析工作。而這種模型的缺點(diǎn)在于模型無(wú)法區(qū)分系統(tǒng)內(nèi)部的主要功耗源，所以在不知道系統(tǒng)重點(diǎn)功耗源之前，無(wú)法指導(dǎo)系統(tǒng)體系結(jié)構(gòu)層的設(shè)計(jì)；其次，該模型認(rèn)為的平均功耗忽略了漏電功耗、短路功耗與門(mén)單元內(nèi)部的充放電功耗，是一個(gè)較為粗糙的模型，很難對(duì)整個(gè)系統(tǒng)優(yōu)化做出精確指導(dǎo)。二、部件級(jí)功耗模型部件級(jí)功耗模型主要用于描述系統(tǒng)的各個(gè)模塊(如ALU，Cache,Registerfile)等的功耗，是在系統(tǒng)軟硬件協(xié)同設(shè)計(jì)的基礎(chǔ)上進(jìn)行分析，并指導(dǎo)系統(tǒng)體系結(jié)構(gòu)的設(shè)計(jì)，部件級(jí)功耗模型可以清晰的表現(xiàn)系統(tǒng)的重點(diǎn)功耗源，并以此為基礎(chǔ)對(duì)系統(tǒng)進(jìn)行功耗優(yōu)化與仿真。部件級(jí)功耗模型主要分為兩種，一種簡(jiǎn)單直觀的建模方法是由Huzefa等人提出的前輸入相關(guān)模型，該方法是建立一張以前次輸入和當(dāng)次輸入為索引的開(kāi)關(guān)電容表，在仿真的時(shí)候通過(guò)指令查找表得出每次輸入所引起的開(kāi)關(guān)電容，這種功耗模型能夠提供非常精確的對(duì)功耗進(jìn)行評(píng)估，然而采取該模型需要建立一張一一對(duì)應(yīng)的指令查找表并進(jìn)行查找，舉例來(lái)說(shuō)，如果一個(gè)部件有n個(gè)輸入，則對(duì)于該模型來(lái)說(shuō)，需要建立一張22n大小的指令查找表，其資源和時(shí)間開(kāi)銷(xiāo)是十分巨大的。另一種方法是對(duì)于某個(gè)部件，其各個(gè)輸入并非是直接作用于輸出的，而是經(jīng)過(guò)中間節(jié)點(diǎn)的反轉(zhuǎn)后，間接的作用在輸出上的，對(duì)于輸入不同的數(shù)據(jù)，當(dāng)信號(hào)發(fā)生切換時(shí)，如果內(nèi)部信號(hào)和輸出信號(hào)不發(fā)生反轉(zhuǎn)，我們就可以將這些信號(hào)歸位一組，這就使得前輸入模型的指令查找表長(zhǎng)度大大的減小了。然而部件級(jí)的功耗分析方法需要通過(guò)多組實(shí)驗(yàn)建表，得出其基本數(shù)據(jù)，基于基本數(shù)據(jù)再進(jìn)行優(yōu)化分析，如果進(jìn)行了優(yōu)化分析，則需要重新建表，再以此為基準(zhǔn)建立功耗模型進(jìn)行分析，在多次建立指令查找表的過(guò)程中會(huì)浪費(fèi)大量的時(shí)間。對(duì)于上述兩個(gè)系統(tǒng)級(jí)功耗模型都有不同的缺點(diǎn)，主要存在以下兩點(diǎn)：1)指令查找表需要大量時(shí)間資源和空間資源，且每次進(jìn)行優(yōu)化時(shí)都會(huì)重寫(xiě)指令查找表；2)指令級(jí)功耗模型以系統(tǒng)的ISA為切入點(diǎn),描述了指令序列執(zhí)行時(shí)的功耗特征，但無(wú)法區(qū)分系統(tǒng)內(nèi)部的主要功耗源，所以在不知道系統(tǒng)重點(diǎn)功耗源之前，無(wú)法指導(dǎo)系統(tǒng)進(jìn)行設(shè)計(jì)，且該模型較為粗糙，很難對(duì)整個(gè)系統(tǒng)優(yōu)化做出精確指導(dǎo)。因此，為了兼顧目標(biāo)代碼優(yōu)化與體系結(jié)構(gòu)設(shè)計(jì)優(yōu)化的需求，一種改進(jìn)的系統(tǒng)級(jí)功耗模型的提出就顯得尤為重要。技術(shù)實(shí)現(xiàn)要素：為了解決上述問(wèn)題，本發(fā)明提供用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法，包括：建立指令查找表；根據(jù)所述指令查找表確定單一指令的功耗；將所述單一指令的功耗累加獲得系統(tǒng)級(jí)功耗。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，通過(guò)實(shí)驗(yàn)數(shù)據(jù)建立指令查找表。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，所述實(shí)驗(yàn)數(shù)據(jù)包括：數(shù)據(jù)來(lái)源、數(shù)據(jù)去向和算術(shù)邏輯單元。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，所述數(shù)據(jù)來(lái)源的取值包括：立即數(shù)的數(shù)據(jù)、共享存儲(chǔ)的數(shù)據(jù)、寄存器文件的數(shù)據(jù)、計(jì)算單元的數(shù)據(jù)、通過(guò)寄存器文件定位到共享存儲(chǔ)的數(shù)據(jù)和通過(guò)計(jì)算單元定位到共享存儲(chǔ)的數(shù)據(jù)中的一種或多種。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，所述數(shù)據(jù)去向的取值包括：立即數(shù)的數(shù)據(jù)、共享存儲(chǔ)的數(shù)據(jù)、寄存器文件的數(shù)據(jù)、計(jì)算單元的數(shù)據(jù)、通過(guò)寄存器文件定位到共享存儲(chǔ)的數(shù)據(jù)和通過(guò)計(jì)算單元定位到共享存儲(chǔ)的數(shù)據(jù)中的一種或多種。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，所述算術(shù)邏輯單元包括：數(shù)學(xué)運(yùn)算和/或邏輯運(yùn)算。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，所述數(shù)學(xué)運(yùn)算包括：加、減、絕對(duì)值和乘中的一種或多種。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，所述邏輯運(yùn)算包括：與、或、異或、非、邏輯左移和邏輯右移中的一種或多種。優(yōu)選的，在所述的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法中，通過(guò)如下公式獲得系統(tǒng)級(jí)功耗，P=Σi=116Mi·NiN·rMi=Ei,1[IN1,IN2,OUT,OP]Ei,2[IN1,IN2,OUT,OP]···Ei,m[IN1,IN2,OUT,OP]M·1TNi=Ni,1[IN1,IN2,OUT,OP]Ni,2[IN1,IN2,OUT,OP]···Ni,m[IN1,IN2,OUT,OP]M·1;]]>其中，Mi表示對(duì)應(yīng)PEi的單一指令能耗矩陣，Ni表示對(duì)應(yīng)PEi的單一指令執(zhí)行次數(shù)矩陣，IN1和IN2表示數(shù)據(jù)來(lái)源，OUT表示數(shù)據(jù)去向，OP表示算術(shù)邏輯單元。本發(fā)明提供的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法具有以下有益效果：1)在系統(tǒng)級(jí)層面提出了功耗模型，流程簡(jiǎn)單，能在系統(tǒng)級(jí)進(jìn)行功耗的模擬，極大的提高了生產(chǎn)效率；2)先前技術(shù)并沒(méi)有對(duì)系統(tǒng)級(jí)的面向粗粒度可重構(gòu)系統(tǒng)的功耗建模方法，而本發(fā)明為粗粒度可重構(gòu)系統(tǒng)的架構(gòu)提出了一種用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法，從而能在模型的基礎(chǔ)上指導(dǎo)系統(tǒng)進(jìn)行優(yōu)化，具有現(xiàn)實(shí)意義；3)本發(fā)明對(duì)于功耗的計(jì)算與實(shí)際測(cè)算功耗誤差在10％以?xún)?nèi)，可以看出通過(guò)本發(fā)明指導(dǎo)功耗優(yōu)化是可行的，從而可以在系統(tǒng)級(jí)就對(duì)功耗進(jìn)行分析。附圖說(shuō)明圖1是CGRA系統(tǒng)的體系結(jié)構(gòu)示意圖；圖2是粗粒度可重構(gòu)系統(tǒng)平均功耗分布示意圖；圖3是本發(fā)明實(shí)施例的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法的流程圖；圖4是本發(fā)明實(shí)施例將模型計(jì)算功耗結(jié)果與測(cè)試算法執(zhí)行實(shí)際結(jié)果進(jìn)行誤差分析與比對(duì)圖。具體實(shí)施方式以下將以圖式揭露本發(fā)明的復(fù)數(shù)個(gè)實(shí)施方式，為明確說(shuō)明起見(jiàn)，許多實(shí)務(wù)上的細(xì)節(jié)將在以下敘述中一并說(shuō)明。然而，應(yīng)了解到，這些實(shí)務(wù)上的細(xì)節(jié)不應(yīng)用以限制本發(fā)明。也就是說(shuō)，在本發(fā)明部分實(shí)施方式中，這些實(shí)務(wù)上的細(xì)節(jié)是非必要的。此外，為簡(jiǎn)化圖式起見(jiàn)，一些習(xí)知慣用的結(jié)構(gòu)與元件在圖式中將以簡(jiǎn)單示意的方式繪示之。請(qǐng)參考圖3，其是本發(fā)明實(shí)施例的用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法的流程圖。如圖3所示，本發(fā)明提供一種用于粗粒度可重構(gòu)陣列的系統(tǒng)級(jí)功耗建模方法，具體包括以下步驟：步驟一：建立指令查找表；在本實(shí)施例中，通過(guò)實(shí)驗(yàn)數(shù)據(jù)建立指令查找表。所述實(shí)驗(yàn)數(shù)據(jù)包括：數(shù)據(jù)來(lái)源(INPUT)、數(shù)據(jù)去向(OUTPUT)和算術(shù)邏輯單元(OP)。如表1所示，表1呈現(xiàn)了ALU(算術(shù)邏輯單元)指令查找表結(jié)構(gòu)。表1對(duì)于每個(gè)數(shù)據(jù)，當(dāng)確認(rèn)其四個(gè)變量后可得到其功耗，如表2所示，表2呈現(xiàn)了這四個(gè)變量的符號(hào)和取值。表2其中，取值意義如下所示：INPUT1/INPUT2/OUTPUT:兩個(gè)輸入和一個(gè)輸出-來(lái)自立即數(shù)的數(shù)據(jù):IM-來(lái)自共享存儲(chǔ)的數(shù)據(jù):SM-來(lái)自寄存器文件的數(shù)據(jù):RF-來(lái)自計(jì)算單元的數(shù)據(jù)t:PE-通過(guò)寄存器文件定位到共享存儲(chǔ)的數(shù)據(jù):SMbyRF-通過(guò)計(jì)算單元定位到共享存儲(chǔ)的數(shù)據(jù):SMbyPEALU:PE的算子-數(shù)學(xué)運(yùn)算符:ADD,SUB,ABS,MUL-邏輯運(yùn)算符:AND,OR,XOR,SEL,SLL,SRL由前文可知，指令級(jí)功耗模型的核心是對(duì)指令查找表的計(jì)算過(guò)程，而指令查找表的建立則是其最重要的部分。步驟二：根據(jù)所述指令查找表確定單一指令的功耗；步驟三：將所述單一指令的功耗累加獲得系統(tǒng)級(jí)功耗。具體來(lái)說(shuō)，在本實(shí)施例中，通過(guò)如下公式獲得系統(tǒng)級(jí)功耗，P=Σi=116Mi·NiN·rMi=Ei,1[IN1,IN2,OUT,OP]Ei,2[IN1,IN2,OUT,OP]···Ei,m[IN1,IN2,OUT,OP]M·1TNi=Ni,1[IN1,IN2,OUT,OP]Ni,2[IN1,IN2,OUT,OP]···Ni,m[IN1,IN2,OUT,OP]M·1;]]>其中，Mi表示對(duì)應(yīng)PEi的單一指令能耗矩陣，Ni表示對(duì)應(yīng)PEi的單一指令執(zhí)行次數(shù)矩陣。當(dāng)指令查找表建立完畢，需要通過(guò)查找ALU查找表，確定單一指令的功耗情況，隨后將單一指令的功耗之和計(jì)算出來(lái)，最終得出程序的具體功耗。基此，建立了優(yōu)化的指令級(jí)功耗模型，該模型可以統(tǒng)計(jì)出指令級(jí)功耗模型所需的有關(guān)參數(shù)，包括某指令的執(zhí)行條數(shù)，平均功耗和總功耗。而為了驗(yàn)證該模型的準(zhǔn)確性，需通過(guò)將模型計(jì)算功耗結(jié)果與測(cè)試算法執(zhí)行實(shí)際結(jié)果進(jìn)行誤差分析與比對(duì)。如圖4可以看出，將模型計(jì)算功耗結(jié)果與測(cè)試算法執(zhí)行實(shí)際結(jié)果進(jìn)行誤差分析與比對(duì)，誤差結(jié)果在10％以?xún)?nèi)，可見(jiàn)，用本發(fā)明生成的模型分析功耗是可行的。使用這種方法進(jìn)行功耗建模時(shí)，無(wú)論是從建模難度還是評(píng)估難度上都會(huì)大大減少功耗問(wèn)題的復(fù)雜程度。雖然本發(fā)明已以實(shí)施方式揭露如上，然其并不用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專(zhuān)利范圍所界定者為準(zhǔn)。當(dāng)前第1頁(yè)1 2 3